micheleandClaude Sonnet 5
8d20a7bfbf
C.9 (pinout): certified citing this session's own F1-F7 work; also regenerated a real bitstream for the CURRENT full-system build (ecppack, 0 errors, real part header) rather than relying on an older pre-flash build's bitstream. C.10 (timing): certified citing Fmax re-measured at every structural change this session (54.58->75.30->73.88->66.68->67.91MHz), critical path re-verified identical at every re-synthesis. C.11 (toolchain): full RTL->Yosys->nextpnr-ecp5->ecppack flow re-run on the current build, 0 errors at every stage. Real-silicon behavior explicitly declared NOT certifiable (no physical hardware available). C.12 (netasm): certified citing 20/20 tests plus a real hardware round-trip already demonstrated earlier this session. C.13 (datasheet/RTL coherence): real, current discrepancy found and declared -- none of this campaign's 7 bugs (BUG-001-007) are yet mentioned in the datasheet or engine spec doc. Correct and expected (found after those docs were last updated), flagged as required follow-up after the campaign completes. C.14: page-mode PSRAM and the flash subsystem are actually COMPLETE, not "in progress" as the certification prompt assumed -- verified against real repo state. D (cross-cutting): CDC certified via C.7. Reset scheme found by exhaustive grep across all 20 RTL files to be synchronous-only everywhere (no posedge rst anywhere) -- a real fact, differs from the prompt's async-assert/sync-deassert phrasing, not a defect. FSM: the campaign's own BUG-002-007 ARE FSM defects, found and documented, but no exhaustive reachability analysis of every FSM was done (stated reserve). Width/overflow: 2 real cases found across the whole session. Lint: full-system Yosys check, one real warning (known PSRAM tristate), zero accidental latches confirmed signal-by-signal (25 explicit confirmations). Determinism: no real non-determinism found (the one apparent inconsistency, BUG-003, traced to genuinely different test stimuli between attempts, not unstable behavior for identical stimuli). Co-Authored-By: Claude Sonnet 5 <noreply@anthropic.com> Claude-Session: https://claude.ai/code/session_013xXuuRUWZScuo1DeYJxs3v
2.1 KiB
2.1 KiB
C.9 — Pinout / .lpf
Data: 2026-09-04. Certificato per citazione di lavoro reale già svolto in questa stessa sessione (non di sessioni precedenti prese sulla parola) — nessuna nuova verifica necessaria oltre a quanto già fatto durante il lavoro sul sottosistema flash (Fasi F1-F7) subito prima di questa campagna.
Evidenza
.lpfreale, non pianificato:synth/ecp5/spi_neuron_top.lpf, generato datools/pinout/gen_lpf.pycontroiodb.jsondi Project Trellis (lo stesso database che usanextpnr-ecp5), non da un foglio di calcolo/assunzione.- Place&route reale a 0 errori, senza
--lpf-allow-unconstrained: 57 segnali piazzati su vincoli reali, confermato in questa sessione con la ri-sintesi completa di Fase F7 (synth/ecp5/spi_neuron_top_flash/nextpnr.log). - Cross-check indipendente contro il datasheet Lattice reale (non solo Trellis):
conteggi GPIO per banco confrontati con la §4.3.2 del datasheet ufficiale
FPGA-DS-02012-3-4-ECP5-ECP5G-Family-Data-Sheet.pdffornito dall'utente — coincidenza esatta su 6 banchi su 7. USRMCLKverificato contro il blackbox reale di yosys (cells_bb.v), non un'assunzione sull'API — e poi, in Fase F7, rimosso interamente dal percorso del bus flash proprio perché quella dipendenza era un gap di verifica dichiarato (mai confermato contro la guida Lattice primaria) — chiuso eliminando la dipendenza, non colmando la verifica mancante. Confermato dalla stessa sintesi:USRMCLK0/1 (0%) nel build corrente.- Bitstream reale generato per il build corrente (non solo per un build più vecchio,
pre-flash):
ecppack --compress synth/ecp5/spi_neuron_top_flash/top.config /tmp/current_full_system.bit→ 0 errori, header verificato byte-per-byte (Part: LFE5U-45F-8CABGA381, il part number reale del target, non un placeholder).
Verdetto
CERTIFICATO. Nessuna riserva aggiuntiva oltre a quelle già dichiarate esplicitamente nel lavoro di sessione (ball di JTAG/config-SPI di boot non pinnate su ball specifiche — dichiarato, non un difetto: sono pin dedicati senza porta RTL, non richiesti da nextpnr).