michele/FPGA-Neural
1
0
Fork 0
Code Issues Packages Projects Releases Wiki Activity
Files
2e4cedc7618ac8f2bfeeec0c6886e2694db608a7
FPGA-Neural/hardware/v2/synthesis/activation_buffer_d4096/top.config
T
micheleandClaude Sonnet 5 5f0d7f101c feat(v2): M3 activation/weight/result buffers, real BRAM mapping 
Implements M3: three parametric dual-port buffers for the §12
data-plane (Input/Weight/Result), reusing the proven BRAM-inference
idiom from the frozen hardware/v1/rtl/act_buffer.v (synchronous write,
synchronous REGISTERED read, no reset on the read register -- keeps
Yosys off the LUT-RAM path).

Verified with Verilator: 10/10 tests pass (write-then-read
correctness, extreme INT8 round-tripping, weight_buffer's full 64-bit
tile width round-tripping, undisturbed re-reads).

Real synthesis at two depths per module (6 configs total): 0 CHECK
problems, every configuration correctly infers DP16KD (never
LUT-RAM). Non-obvious real finding: weight_buffer's BRAM cost is
driven by its P_IN*DATA_WIDTH tile width, not its DEPTH -- an 8x depth
reduction (512->64) left DP16KD usage unchanged at 2, while
activation_buffer/result_buffer (byte-wide) scale as naively expected
(2->1). All default-depth configs PASS at 80MHz with large margin
(287-367 MHz) via real nextpnr-ecp5 place&route.

Co-Authored-By: Claude Sonnet 5 <noreply@anthropic.com>
Claude-Session: https://claude.ai/code/session_013xXuuRUWZScuo1DeYJxs3v
2026-09-05 14:19:11 +02:00

3389 lines
73 KiB
Plaintext
Raw Blame History

.device LFE5U-45F
.comment Part: LFE5U-45F-8CABGA381
.tile CIB_R10C13:CIB_EBR
arc: E3_H06E0003 W3_H06E0303
.tile CIB_R10C19:CIB_EBR
arc: E3_H06E0003 W3_H06E0003
.tile CIB_R10C1:CIB_LR_S
arc: E3_H06E0303 S3_V06N0303
.tile CIB_R10C25:CIB_EBR
arc: E1_H01E0001 W3_H06E0003
arc: E1_H02E0701 V06S0203
arc: E3_H06E0103 W3_H06E0003
arc: E3_H06E0203 V06N0203
.tile CIB_R10C26:CIB_EBR
arc: E1_H02E0501 V06N0303
arc: E1_H02E0601 H01E0001
arc: E1_H02E0701 V06S0203
arc: H00L0100 V02S0301
arc: H00R0000 V02N0601
arc: H00R0100 V02S0701
arc: JB5 H00R0000
arc: JB7 V00B0000
arc: JD4 H00R0100
arc: JD6 H00L0100
arc: N1_V02N0601 JQ4
arc: S1_V02S0401 JQ6
arc: S1_V02S0501 JQ5
arc: V00B0000 V02N0001
arc: V01S0000 JQ7
enum: CIB.JB6MUX 0
enum: CIB.JD7MUX 0
enum: CIB.JB4MUX 0
enum: CIB.JD5MUX 0
enum: CIB.JLSR1MUX 0
enum: CIB.JCLK1MUX 0
enum: CIB.JCE3MUX 1
enum: CIB.JCE2MUX 1
.tile CIB_R10C27:CIB_EBR
arc: E1_H02E0101 S3_V06N0103
arc: E1_H02E0201 N1_V01S0000
arc: E1_H02E0301 S1_V02N0301
arc: E1_H02E0401 S1_V02N0401
arc: E1_H02E0501 S1_V02N0501
arc: E1_H02E0601 V02N0601
arc: E1_H02E0701 S1_V02N0701
arc: H00R0000 E1_H02W0401
arc: H00R0100 E1_H02W0501
arc: JA0 W1_H02E0701
arc: JA1 H00R0000
arc: JA2 S1_V02N0701
arc: JA3 H02W0501
arc: JA6 S1_V02N0301
arc: JA7 H02W0701
arc: JC0 H02W0401
arc: JC1 H00R0100
arc: JC2 V02N0601
arc: JC3 V02N0401
arc: JC6 V02N0001
arc: JC7 V00B0100
arc: JCLK0 G_HPBX0000
arc: JLSR1 V00T0000
arc: V00B0100 E1_H02W0701
arc: V00T0000 S1_V02N0601
enum: CIB.JLSR0MUX 0
enum: CIB.JCE0MUX 1
enum: CIB.JB4MUX 0
enum: CIB.JD5MUX 0
enum: CIB.JB2MUX 0
enum: CIB.JD3MUX 0
enum: CIB.JB0MUX 0
enum: CIB.JD1MUX 0
enum: CIB.JB6MUX 0
enum: CIB.JD7MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD6MUX 0
enum: CIB.JCE3MUX 1
enum: CIB.JCE2MUX 1
enum: CIB.JCE1MUX 1
enum: CIB.JA4MUX 0
enum: CIB.JC5MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JC4MUX 0
.tile CIB_R10C28:CIB_EBR
arc: E1_H02E0201 V06S0103
arc: E1_H02E0401 S3_V06N0203
arc: E1_H02E0501 S1_V02N0501
arc: E1_H02E0601 V06S0303
arc: E1_H02E0701 S1_V02N0701
arc: H00R0000 W1_H02E0601
arc: H00R0100 V02N0501
arc: JA0 V02N0701
arc: JA1 H00R0000
arc: JA2 V00T0000
arc: JA3 V02S0701
arc: JA4 W1_H02E0701
arc: JA5 W1_H02E0501
arc: JC0 V02N0401
arc: JC1 S1_V02N0601
arc: JC2 N1_V01S0100
arc: JC3 S1_V02N0401
arc: JC4 H02W0601
arc: JC5 H02E0401
arc: JCLK0 G_HPBX0000
arc: JD6 V00B0000
arc: JD7 H00R0100
arc: N1_V02N0501 JQ7
arc: N1_V02N0601 E1_H01W0000
arc: S3_V06S0103 E1_H01W0100
arc: S3_V06S0303 JQ6
arc: V00B0000 S1_V02N0201
arc: V00T0000 E1_H02W0201
arc: W1_H02W0401 S3_V06N0203
arc: W1_H02W0501 S1_V02N0501
arc: W1_H02W0701 V01N0101
enum: CIB.JB7MUX 0
enum: CIB.JB6MUX 0
enum: CIB.JCE3MUX 1
enum: CIB.JCE2MUX 1
enum: CIB.JLSR1MUX 0
enum: CIB.JLSR0MUX 0
enum: CIB.JCE0MUX 1
enum: CIB.JB5MUX 0
enum: CIB.JB4MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB2MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB0MUX 0
enum: CIB.JD5MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD3MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD1MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JCE1MUX 1
.tile CIB_R10C29:CIB_EBR
arc: E1_H01E0101 E3_H06W0203
arc: E1_H02E0401 V06S0203
arc: E1_H02E0601 V02N0601
arc: H00L0000 H02E0201
arc: H00L0100 V02N0301
arc: H00R0000 V02N0401
arc: H00R0100 S1_V02N0501
arc: H01W0000 JQ0
arc: H01W0100 JQ1
arc: JA0 H00L0000
arc: JA1 H00L0100
arc: JA2 W1_H02E0701
arc: JA3 H02E0501
arc: JA6 V00T0100
arc: JA7 H00R0000
arc: JB1 W1_H02E0101
arc: JC0 H02E0401
arc: JC1 H00R0100
arc: JC2 W1_H02E0601
arc: JC3 S1_V02N0401
arc: JC6 V02N0001
arc: JC7 E1_H01E0101
arc: JCLK0 G_HPBX0000
arc: JD0 W1_H02E0201
arc: JLSR1 W1_H02E0501
arc: V00T0100 W1_H02E0301
arc: W1_H02W0401 V01N0001
arc: W1_H02W0501 S1_V02N0501
arc: W1_H02W0601 V02N0601
arc: W1_H02W0701 E3_H06W0203
enum: CIB.JLSR0MUX 0
enum: CIB.JCE0MUX 1
enum: CIB.JB6MUX 0
enum: CIB.JD7MUX 0
enum: CIB.JB4MUX 0
enum: CIB.JD5MUX 0
enum: CIB.JB2MUX 0
enum: CIB.JD3MUX 0
enum: CIB.JB0MUX 0
enum: CIB.JD1MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD6MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JCE3MUX 1
enum: CIB.JCE2MUX 1
enum: CIB.JCE1MUX 1
enum: CIB.JA4MUX 0
enum: CIB.JC5MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JC4MUX 0
.tile CIB_R10C30:CIB_EBR
arc: H00R0000 W1_H02E0601
arc: JA0 H02W0701
arc: JA1 S1_V02N0701
arc: JA4 E1_H01W0000
arc: JA5 V02N0101
arc: JA6 H00R0000
arc: JA7 W1_H02E0701
arc: JC0 H02E0601
arc: JC1 H02E0401
arc: JC4 S1_V02N0001
arc: JC5 H02W0401
arc: JC6 V01N0101
arc: JC7 S1_V02N0201
arc: JCLK0 G_HPBX0000
arc: W1_H02W0201 S1_V02N0201
enum: CIB.JLSR1MUX 0
enum: CIB.JLSR0MUX 0
enum: CIB.JCE0MUX 1
enum: CIB.JB6MUX 0
enum: CIB.JD7MUX 0
enum: CIB.JB4MUX 0
enum: CIB.JD5MUX 0
enum: CIB.JB2MUX 0
enum: CIB.JD3MUX 0
enum: CIB.JB0MUX 0
enum: CIB.JD1MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD6MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JCE3MUX 1
enum: CIB.JCE2MUX 1
enum: CIB.JCE1MUX 1
.tile CIB_R10C31:CIB_EBR
arc: H01W0000 W3_H06E0103
arc: W1_H02W0401 V02N0401
arc: W1_H02W0701 W3_H06E0203
.tile CIB_R10C35:CIB_EBR
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R10C3:PVT_COUNT2
unknown: F2B0
unknown: F3B0
unknown: F5B0
unknown: F11B0
unknown: F13B0
.tile CIB_R10C41:CIB_EBR
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R10C47:CIB_EBR
arc: W3_H06W0003 E3_H06W0303
.tile CIB_R10C53:CIB_EBR
arc: W3_H06W0303 E3_H06W0203
.tile CIB_R10C59:CIB_EBR
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R10C65:CIB_EBR
arc: W3_H06W0103 E3_H06W0103
.tile CIB_R10C71:CIB_EBR
arc: W3_H06W0103 E3_H06W0103
.tile CIB_R10C77:CIB_EBR
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R10C7:CIB_EBR
arc: E3_H06E0303 W3_H06E0303
.tile CIB_R10C83:CIB_EBR
arc: W3_H06W0003 E3_H06W0303
.tile CIB_R10C89:CIB_LR_S
arc: W3_H06W0303 S3_V06N0303
.tile CIB_R11C1:CIB_LR
arc: E1_H01E0101 JQ5
arc: E3_H06E0303 V06N0303
arc: N3_V06N0303 JF5
arc: S1_V02S0701 E3_H06W0203
.tile CIB_R11C89:CIB_LR
arc: JA3 W1_H02E0701
arc: W3_H06W0303 JF5
enum: CIB.JB3MUX 0
.tile CIB_R13C1:CIB_LR
arc: E3_H06E0303 JQ5
arc: JA0 N1_V02S0701
enum: CIB.JB0MUX 0
.tile CIB_R13C89:CIB_LR
arc: W3_H06W0303 JF5
.tile CIB_R14C1:CIB_LR
arc: E1_H02E0701 S1_V02N0701
arc: E3_H06E0303 JQ5
arc: N3_V06N0303 JF5
arc: S3_V06S0303 JF5
.tile CIB_R14C89:CIB_LR
arc: H01W0100 JQ5
arc: S1_V02S0701 W3_H06E0203
arc: W3_H06W0303 JF5
.tile CIB_R16C1:CIB_LR
arc: E3_H06E0303 JF5
arc: N1_V02N0701 JQ5
arc: N3_V06N0303 JF5
.tile CIB_R16C89:CIB_LR
arc: JA0 N1_V02S0701
arc: N3_V06N0303 JQ5
arc: S1_V02S0501 W3_H06E0303
arc: W3_H06W0303 JQ5
enum: CIB.JB0MUX 0
.tile CIB_R17C1:CIB_LR
arc: E1_H01E0101 JQ5
arc: E3_H06E0303 V06S0303
arc: S1_V02S0701 JF5
.tile CIB_R17C89:CIB_LR
arc: JA0 V02S0501
arc: W3_H06W0303 JQ5
enum: CIB.JB0MUX 0
.tile CIB_R18C1:CIB_LR
arc: E1_H02E0701 V02S0701
arc: E3_H06E0003 V01N0001
.tile CIB_R18C89:CIB_LR
arc: W3_H06W0103 V01N0101
.tile CIB_R19C1:CIB_LR
arc: E3_H06E0303 JF5
arc: N1_V01N0001 JQ5
.tile CIB_R19C89:CIB_LR
arc: N1_V01N0101 JF5
arc: W3_H06W0303 JQ5
.tile CIB_R1C24:CIB
arc: S3_V06S0003 JQ0
.tile CIB_R1C25:CIB
arc: S3_V06S0003 JQ0
arc: S3_V06S0103 H06W0103
.tile CIB_R1C26:CIB
arc: S3_V06S0203 H06W0203
.tile CIB_R1C27:CIB
arc: S3_V06S0003 JQ0
arc: S3_V06S0103 E1_H01W0100
.tile CIB_R1C28:CIB
arc: H01W0100 JQ0
arc: S3_V06S0103 E1_H01W0100
arc: S3_V06S0203 H06W0203
arc: W3_H06W0103 E1_H01W0100
.tile CIB_R1C29:CIB
arc: H01W0100 JQ0
arc: S3_V06S0103 E3_H06W0103
arc: S3_V06S0203 H06W0203
arc: S3_V06S0303 E1_H01W0100
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R1C30:CIB
arc: H01W0100 JQ0
arc: S3_V06S0103 E3_H06W0103
.tile CIB_R1C31:CIB
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R1C32:CIB
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R1C35:CIB
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R1C36:CIB
arc: W3_H06W0103 E3_H06W0103
.tile CIB_R1C37:CIB
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R1C38:CIB
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R1C40:CIB
arc: E1_H02E0501 S1_V02N0501
.tile CIB_R1C41:CIB
arc: W3_H06W0003 E3_H06W0003
.tile CIB_R1C42:CIB
arc: JA0 W1_H02E0501
arc: W3_H06W0103 E3_H06W0003
enum: CIB.JB0MUX 0
.tile CIB_R1C43:CIB
arc: W3_H06W0003 JQ0
.tile CIB_R1C44:CIB
arc: W3_H06W0003 JQ0
.tile CIB_R1C45:CIB
arc: JA0 S1_V02N0501
enum: CIB.JB0MUX 0
.tile CIB_R1C46:CIB
arc: E1_H02E0001 S1_V02N0001
.tile CIB_R1C47:CIB
arc: W3_H06W0003 JQ0
.tile CIB_R1C48:CIB
arc: JD7 W1_H02E0001
arc: W3_H06W0003 JQ0
.tile CIB_R1C50:CIB
arc: JA0 S1_V02N0701
enum: CIB.JB0MUX 0
.tile CIB_R20C89:CIB_LR
arc: W3_H06W0303 JQ5
.tile CIB_R22C13:CIB_DSP
arc: E3_H06E0103 W3_H06E0003
.tile CIB_R22C19:CIB_DSP
arc: E3_H06E0103 W3_H06E0103
.tile CIB_R22C1:CIB_LR_S
arc: E3_H06E0303 JF5
.tile CIB_R22C25:CIB_DSP
arc: E3_H06E0203 W3_H06E0103
.tile CIB_R22C27:CIB_DSP
arc: N1_V02N0001 S3_V06N0003
arc: N3_V06N0103 S3_V06N0103
.tile CIB_R22C29:CIB_DSP
arc: N3_V06N0303 E3_H06W0303
.tile CIB_R22C31:CIB_DSP
arc: N1_V02N0401 W3_H06E0203
.tile CIB_R22C35:CIB_DSP
arc: W3_H06W0303 E3_H06W0203
.tile CIB_R22C41:CIB_DSP
arc: W3_H06W0203 E3_H06W0203
.tile CIB_R22C47:CIB_DSP
arc: W3_H06W0203 E3_H06W0203
.tile CIB_R22C53:CIB_DSP
arc: W3_H06W0203 E3_H06W0103
.tile CIB_R22C59:CIB_DSP
arc: W3_H06W0103 E3_H06W0003
.tile CIB_R22C65:CIB_DSP
arc: W3_H06W0003 E3_H06W0003
.tile CIB_R22C71:CIB_DSP
arc: W3_H06W0003 E3_H06W0303
.tile CIB_R22C77:CIB_DSP
arc: W3_H06W0303 E3_H06W0303
.tile CIB_R22C7:CIB_DSP
arc: E3_H06E0003 W3_H06E0303
.tile CIB_R22C83:CIB_DSP
arc: W3_H06W0303 E3_H06W0303
.tile CIB_R22C89:CIB_LR_S
arc: W3_H06W0303 JQ5
.tile CIB_R34C27:CIB_EBR
arc: N3_V06N0003 S3_V06N0003
arc: N3_V06N0303 S3_V06N0203
.tile CIB_R46C27:CIB_DSP
arc: N3_V06N0103 S3_V06N0103
arc: N3_V06N0303 S3_V06N0303
.tile CIB_R58C27:CIB_EBR
arc: N3_V06N0103 S3_V06N0003
arc: N3_V06N0203 S3_V06N0203
.tile CIB_R5C1:CIB_PLL1
arc: E3_H06E0303 S3_V06N0303
enum: CIB.JA3MUX 0
enum: CIB.JB3MUX 0
.tile CIB_R5C89:CIB_PLL1
enum: CIB.JA3MUX 0
enum: CIB.JB3MUX 0
.tile CIB_R70C15:CIB
arc: E3_H06E0003 JQ0
.tile CIB_R70C16:CIB
arc: JA0 N1_V02S0501
enum: CIB.JB0MUX 0
.tile CIB_R70C18:CIB
arc: E3_H06E0003 JQ0
.tile CIB_R70C21:CIB
arc: E3_H06E0103 W3_H06E0003
.tile CIB_R70C24:CIB
arc: E3_H06E0003 W3_H06E0003
.tile CIB_R70C27:CIB
arc: N3_V06N0003 H06E0003
arc: N3_V06N0103 W3_H06E0103
.tile CIB_R70C3:CIB_PLL3
enum: CIB.JA3MUX 0
enum: CIB.JB3MUX 0
.tile CIB_R70C42:VCIB_DCU0
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C43:VCIB_DCUA
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C44:VCIB_DCUB
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C45:VCIB_DCUC
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C46:VCIB_DCUD
enum: CIB.JA1MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C47:VCIB_DCUF
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C48:VCIB_DCU3
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C49:VCIB_DCU2
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C50:VCIB_DCUG
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C51:VCIB_DCUH
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C52:VCIB_DCUI
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C53:VCIB_DCU1
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
.tile CIB_R70C69:VCIB_DCU0
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C6:CIB_EFB0
enum: CIB.JB3MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C70:VCIB_DCUA
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C71:VCIB_DCUB
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C72:VCIB_DCUC
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C73:VCIB_DCUD
enum: CIB.JA1MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C74:VCIB_DCUF
enum: CIB.JA1MUX 0
enum: CIB.JA3MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC2MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C75:VCIB_DCU3
enum: CIB.JA5MUX 0
enum: CIB.JA7MUX 0
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JC0MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC6MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C76:VCIB_DCU2
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C77:VCIB_DCUG
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C78:VCIB_DCUH
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C79:VCIB_DCUI
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB7MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD6MUX 0
.tile CIB_R70C7:CIB_EFB1
enum: CIB.JA3MUX 0
enum: CIB.JA4MUX 0
enum: CIB.JA5MUX 0
enum: CIB.JA6MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB4MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JB6MUX 0
enum: CIB.JC3MUX 0
enum: CIB.JC4MUX 0
enum: CIB.JC5MUX 0
enum: CIB.JD3MUX 0
enum: CIB.JD4MUX 0
enum: CIB.JD5MUX 0
.tile CIB_R70C80:VCIB_DCU1
enum: CIB.JB1MUX 0
enum: CIB.JB3MUX 0
enum: CIB.JB5MUX 0
enum: CIB.JD0MUX 0
enum: CIB.JD2MUX 0
.tile CIB_R70C87:CIB_PLL3
enum: CIB.JA3MUX 0
enum: CIB.JB3MUX 0
.tile MIB_R0C24:PIOT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R0C25:PIOT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R0C27:PIOT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R0C28:PIOT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R0C29:PIOT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R0C30:PIOT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R0C40:TMID_0
arc: G_TDCC0CLKI G_JTRQPCLKCIB1
.tile MIB_R0C42:PIOT0
enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R0C43:PIOT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R0C44:PIOT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R0C45:PIOT1
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R0C47:PIOT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R0C48:PIOT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R0C50:PIOT1
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R0C87:BANKREF1
enum: BANK.VCCIO 3V3
.tile MIB_R10C0:BANKREF7
enum: BANK.VCCIO 3V3
.tile MIB_R10C30:EBR_SPINE_UL0
arc: G_VPTX0000 G_HPRX0000
.tile MIB_R10C40:CMUX_UL_0
arc: G_DCS0CLK0 G_VPFN0000
arc: G_ULPCLK0 G_VPFS0000
.tile MIB_R10C41:CMUX_UR_0
arc: G_DCS0CLK1 G_VPFN0000
arc: G_URPCLK0 G_VPFS0000
.tile MIB_R10C90:BANKREF2
enum: BANK.VCCIO 3V3
.tile MIB_R11C0:PICL0
arc: JDIA JPADDIA_PIO
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R11C90:PICR0
arc: JDIA JPADDIA_PIO
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R12C0:PICL1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R12C90:PICR1
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.HYSTERESIS ON
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R13C0:PICL2
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R13C90:PICR2
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R14C0:PICL0
arc: JDIA JPADDIA_PIO
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R14C90:PICR0
arc: JDIA JPADDIA_PIO
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R15C0:PICL1_DQS0
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.HYSTERESIS ON
.tile MIB_R15C90:PICR1_DQS0
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R16C0:PICL2_DQS1
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R16C90:PICR2_DQS1
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R17C0:PICL0_DQS2
arc: JDIA JPADDIA_PIO
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R17C90:PICR0_DQS2
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R18C0:PICL1_DQS3
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.HYSTERESIS ON
.tile MIB_R18C90:PICR1_DQS3
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.HYSTERESIS ON
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R19C0:PICL2
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R19C90:PICR2
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C24:PICT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C25:PICT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C27:PICT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C28:PICT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C29:PICT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C30:PICT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C42:PICT0
enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R1C43:PICT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C44:PICT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C45:PICT1
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R1C47:PICT0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C48:PICT1
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R1C50:PICT1
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R20C90:PICR0
arc: JDIB JPADDIB_PIO
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R21C0:PICL1
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
enum: PIOC.HYSTERESIS ON
.tile MIB_R21C90:PICR1
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
enum: PIOD.HYSTERESIS ON
enum: PIOB.BASE_TYPE INPUT_LVCMOS33
enum: PIOB.HYSTERESIS ON
.tile MIB_R22C0:MIB_CIB_LR
enum: PIOC.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R22C90:MIB_CIB_LR_A
enum: PIOD.BASE_TYPE INPUT_LVCMOS33
.tile MIB_R58C40:CMUX_LL_0
arc: G_DCS1CLK0 G_VPFN0000
arc: G_LLPCLK0 G_VPFS0000
.tile MIB_R58C41:CMUX_LR_0
arc: G_DCS1CLK1 G_VPFN0000
arc: G_LRPCLK0 G_VPFS0000
.tile MIB_R71C15:PICB0
arc: JDIA JPADDIA_PIO
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R71C16:PICB1
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33
.tile MIB_R71C18:SPICB0
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.BASE_TYPE INPUT_LVCMOS33
enum: PIOA.HYSTERESIS ON
.tile MIB_R71C3:BANKREF8
enum: BANK.VCCIO 3V3
.tile MIB_R71C4:EFB0_PICB0
unknown: F54B1
unknown: F56B1
unknown: F82B1
unknown: F94B1
.tile R11C13:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R11C14:PLC2
arc: E3_H06E0003 W3_H06E0303
arc: S3_V06S0303 E3_H06W0303
arc: W3_H06W0103 E3_H06W0103
.tile R11C19:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R11C20:PLC2
arc: E3_H06E0103 W3_H06E0003
arc: W3_H06W0103 E3_H06W0003
arc: W3_H06W0303 E3_H06W0203
.tile R11C25:PLC2
arc: E1_H02E0401 E1_H01W0000
arc: E3_H06E0203 W3_H06E0103
.tile R11C26:PLC2
arc: E1_H02E0501 V02S0501
arc: H00L0100 N1_V02S0301
arc: H01W0000 W3_H06E0103
arc: N1_V02N0201 S3_V06N0103
arc: V00T0000 V02S0401
arc: B3 H01W0100
arc: B7 V00T0000
arc: C3 H02W0601
arc: C7 H02W0601
arc: CLK0 G_HPBX0000
arc: D3 N1_V01S0000
arc: D7 H00R0100
arc: E1_H02E0401 Q6
arc: F3 F3_SLICE
arc: F7 F7_SLICE
arc: H00R0100 Q7
arc: H01W0100 Q1
arc: M1 V01S0100
arc: M2 E1_H02W0601
arc: M6 H02E0401
arc: M7 H00L0100
arc: MUXCLK0 CLK0
arc: MUXCLK1 CLK0
arc: MUXCLK3 CLK0
arc: N1_V02N0001 Q2
arc: N1_V02N0601 Q6
arc: V01S0100 Q2
arc: W3_H06W0003 F3
arc: W3_H06W0203 F7
word: SLICEB.K1.INIT 1100111111000000
word: SLICED.K1.INIT 1111110000001100
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG1.SD 0
enum: SLICEA.REG1.REGSET RESET
enum: SLICEA.REG1.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.GSR DISABLED
enum: SLICED.REG1.SD 0
enum: SLICED.REG1.REGSET RESET
enum: SLICED.REG1.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG0.SD 0
enum: SLICEB.REG0.REGSET RESET
enum: SLICEB.REG0.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.GSR DISABLED
enum: SLICED.REG0.SD 0
enum: SLICED.REG0.REGSET RESET
enum: SLICED.REG0.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.A1MUX 1
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_1 _NONE_
enum: SLICED.A1MUX 1
.tile R11C27:PLC2
arc: H00R0000 H02E0401
arc: N1_V02N0001 H02W0001
arc: N1_V02N0401 S1_V02N0401
arc: N1_V02N0501 S3_V06N0303
arc: N1_V02N0601 V01N0001
arc: V01S0100 S3_V06N0303
arc: W1_H02W0601 S3_V06N0303
arc: A3 H02E0501
arc: C3 H00R0100
arc: CLK0 G_HPBX0000
arc: D3 V01S0100
arc: E3_H06E0003 F3
arc: F3 F3_SLICE
arc: H00R0100 Q5
arc: M5 H00R0000
arc: MUXCLK2 CLK0
word: SLICEB.K1.INIT 1111000010101010
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG1.SD 0
enum: SLICEC.REG1.REGSET RESET
enum: SLICEC.REG1.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.B1MUX 1
.tile R11C28:PLC2
arc: E1_H02E0001 S3_V06N0003
arc: E1_H02E0101 S3_V06N0103
arc: E1_H02E0401 S3_V06N0203
arc: H00R0100 S1_V02N0701
arc: N1_V01N0101 S3_V06N0203
arc: N1_V02N0401 V01N0001
arc: N1_V02N0701 H06E0203
arc: S3_V06S0203 N1_V02S0701
arc: V01S0000 S3_V06N0103
arc: W1_H02W0001 S3_V06N0003
arc: W1_H02W0601 E1_H01W0000
arc: CLK0 G_HPBX0000
arc: M7 H00R0100
arc: MUXCLK3 CLK0
arc: N1_V02N0501 Q7
enum: SLICED.GSR DISABLED
enum: SLICED.REG1.SD 0
enum: SLICED.REG1.REGSET RESET
enum: SLICED.REG1.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R11C29:PLC2
arc: H01W0000 E3_H06W0103
arc: N1_V01N0001 S3_V06N0003
arc: N1_V02N0001 H02E0001
arc: N1_V02N0301 S3_V06N0003
arc: N1_V02N0401 H02E0401
arc: N1_V02N0601 S1_V02N0601
.tile R11C2:PLC2
arc: E3_H06E0303 H01E0101
.tile R11C30:PLC2
arc: N1_V01N0101 S3_V06N0203
arc: N1_V02N0101 W1_H02E0101
.tile R11C31:PLC2
arc: N1_V02N0401 W3_H06E0203
.tile R11C33:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R11C35:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R11C39:PLC2
arc: E3_H06E0103 W3_H06E0103
.tile R11C41:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C45:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R11C47:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C51:PLC2
arc: E3_H06E0303 W3_H06E0203
.tile R11C53:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C57:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R11C59:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C63:PLC2
arc: E3_H06E0003 W3_H06E0003
.tile R11C65:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C69:PLC2
arc: E3_H06E0003 W3_H06E0003
.tile R11C71:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C75:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R11C77:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R11C7:PLC2
arc: E3_H06E0303 W3_H06E0303
arc: W3_H06W0203 E1_H01W0000
.tile R11C81:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R11C83:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R11C87:PLC2
arc: E1_H02E0701 W3_H06E0203
.tile R11C8:PLC2
arc: E3_H06E0303 W3_H06E0303
arc: H01W0000 E3_H06W0103
.tile R12C25:PLC2
arc: E1_H02E0701 S1_V02N0701
.tile R12C27:PLC2
arc: E1_H02E0401 V02N0401
arc: E3_H06E0103 V06N0103
arc: E3_H06E0203 S3_V06N0203
arc: N1_V01N0001 S3_V06N0003
arc: N1_V02N0301 H02W0301
arc: N1_V02N0401 S3_V06N0203
arc: N1_V02N0501 S3_V06N0303
arc: N1_V02N0601 S3_V06N0303
arc: N1_V02N0701 W1_H02E0701
.tile R12C28:PLC2
arc: E1_H02E0001 S3_V06N0003
arc: N1_V01N0001 S3_V06N0003
arc: N1_V02N0201 S1_V02N0201
arc: N1_V02N0401 S3_V06N0203
arc: N1_V02N0501 S3_V06N0303
arc: N1_V02N0601 N1_V01S0000
arc: N1_V02N0701 S3_V06N0203
arc: W1_H02W0301 S1_V02N0301
.tile R12C29:PLC2
arc: N1_V02N0401 W1_H02E0401
arc: N1_V02N0501 S1_V02N0401
.tile R12C30:PLC2
arc: N1_V02N0001 W1_H02E0001
arc: N1_V02N0201 H06E0103
arc: N1_V02N0701 H06E0203
.tile R13C13:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R13C19:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R13C25:PLC2
arc: E1_H01E0101 W3_H06E0203
arc: N3_V06N0203 W3_H06E0203
arc: S3_V06S0203 W3_H06E0203
.tile R13C26:PLC2
arc: N3_V06N0303 H01E0101
.tile R13C27:PLC2
arc: N1_V02N0401 N3_V06S0203
arc: S3_V06S0203 N3_V06S0203
.tile R13C28:PLC2
arc: N1_V02N0701 E1_H01W0100
arc: S3_V06S0203 N3_V06S0103
.tile R13C29:PLC2
arc: H01W0100 E3_H06W0303
arc: N1_V02N0601 S3_V06N0303
arc: S3_V06S0003 N3_V06S0303
arc: S3_V06S0103 N3_V06S0003
arc: V01S0000 N3_V06S0103
.tile R13C30:PLC2
arc: S3_V06S0303 N3_V06S0203
.tile R13C35:PLC2
arc: W3_H06W0303 E3_H06W0203
.tile R13C41:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R13C47:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R13C53:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R13C59:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R13C65:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R13C71:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R13C77:PLC2
arc: W3_H06W0303 E3_H06W0303
.tile R13C7:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R13C83:PLC2
arc: W3_H06W0303 E3_H06W0303
.tile R14C13:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R14C15:PLC2
arc: E3_H06E0303 W3_H06E0203
.tile R14C19:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R14C21:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R14C25:PLC2
arc: E3_H06E0203 W3_H06E0203
arc: N1_V02N0701 W3_H06E0203
.tile R14C27:PLC2
arc: E1_H02E0601 W3_H06E0303
.tile R14C28:PLC2
arc: N1_V02N0301 E3_H06W0003
arc: S3_V06S0003 E3_H06W0003
arc: S3_V06S0203 H06E0203
arc: S3_V06S0303 E3_H06W0303
arc: A6 V00T0100
arc: C6 V02N0001
arc: CLK0 G_HPBX0000
arc: D6 S1_V02N0601
arc: E3_H06E0303 F6
arc: F6 F6_SLICE
arc: M0 H02E0601
arc: M1 V01S0100
arc: MUXCLK0 CLK0
arc: N1_V02N0201 Q0
arc: V00T0100 Q1
arc: V01S0100 Q0
word: SLICED.K0.INIT 1010111110100000
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG0.SD 0
enum: SLICEA.REG0.REGSET RESET
enum: SLICEA.REG0.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_0 _NONE_
enum: SLICED.B0MUX 1
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG1.SD 0
enum: SLICEA.REG1.REGSET RESET
enum: SLICEA.REG1.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R14C29:PLC2
arc: N1_V02N0401 E3_H06W0203
arc: S1_V02S0401 E3_H06W0203
arc: S3_V06S0003 N1_V01S0000
.tile R14C34:PLC2
arc: E3_H06E0303 W3_H06E0303
arc: W3_H06W0003 E3_H06W0303
arc: W3_H06W0303 E3_H06W0303
.tile R14C35:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R14C3:PLC2
arc: E3_H06E0203 W1_H02E0701
.tile R14C40:PLC2
arc: E3_H06E0303 W3_H06E0303
arc: W3_H06W0303 E3_H06W0303
.tile R14C41:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R14C46:PLC2
arc: E3_H06E0003 W3_H06E0303
arc: W3_H06W0303 E3_H06W0303
.tile R14C47:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R14C52:PLC2
arc: E3_H06E0103 W3_H06E0003
arc: W3_H06W0303 E3_H06W0203
.tile R14C53:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R14C58:PLC2
arc: E3_H06E0203 W3_H06E0103
arc: W3_H06W0203 E3_H06W0103
.tile R14C59:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R14C64:PLC2
arc: E3_H06E0203 W3_H06E0203
arc: W3_H06W0103 E3_H06W0103
.tile R14C65:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R14C70:PLC2
arc: E3_H06E0303 W3_H06E0203
arc: W3_H06W0103 E3_H06W0003
.tile R14C71:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R14C76:PLC2
arc: E3_H06E0003 W3_H06E0303
arc: W3_H06W0003 E3_H06W0303
.tile R14C77:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R14C7:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R14C82:PLC2
arc: E1_H01E0001 W3_H06E0003
arc: W3_H06W0303 E3_H06W0303
.tile R14C83:PLC2
arc: E3_H06E0203 H01E0001
arc: W3_H06W0003 E3_H06W0303
.tile R14C88:PLC2
arc: W3_H06W0303 E1_H01W0100
.tile R14C9:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R15C27:PLC2
arc: N3_V06N0103 S1_V02N0101
.tile R15C28:PLC2
arc: N1_V02N0001 S1_V02N0001
arc: N3_V06N0303 S1_V02N0501
.tile R16C13:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R16C19:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R16C25:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R16C27:PLC2
arc: E1_H02E0201 S3_V06N0103
arc: N3_V06N0103 E1_H01W0100
.tile R16C28:PLC2
arc: N1_V02N0601 N3_V06S0303
arc: N3_V06N0203 S1_V02N0701
arc: S1_V02S0101 H02W0101
arc: S1_V02S0501 H06E0303
arc: S1_V02S0601 H06E0303
arc: S1_V02S0701 H02W0701
arc: V01S0000 N3_V06S0103
arc: A0 H00L0100
arc: C0 V02N0601
arc: CLK0 G_HPBX0000
arc: D0 V02N0001
arc: E3_H06E0003 F0
arc: F0 F0_SLICE
arc: H00L0100 Q3
arc: H00R0100 Q7
arc: H01W0100 Q7
arc: M3 H00R0100
arc: M7 H02E0201
arc: MUXCLK1 CLK0
arc: MUXCLK3 CLK0
word: SLICEA.K0.INIT 1010101011110000
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.B0MUX 1
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG1.SD 0
enum: SLICEB.REG1.REGSET RESET
enum: SLICEB.REG1.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.GSR DISABLED
enum: SLICED.REG1.SD 0
enum: SLICED.REG1.REGSET RESET
enum: SLICED.REG1.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R16C29:PLC2
arc: S1_V02S0401 E3_H06W0203
arc: S1_V02S0501 N1_V02S0401
arc: V01S0100 S3_V06N0303
arc: W1_H02W0101 V06S0103
arc: W1_H02W0701 E3_H06W0203
.tile R16C34:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R16C35:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R16C40:PLC2
arc: E3_H06E0103 W3_H06E0103
.tile R16C41:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R16C46:PLC2
arc: E3_H06E0103 W3_H06E0103
.tile R16C47:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R16C52:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R16C53:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R16C58:PLC2
arc: E3_H06E0303 W3_H06E0203
.tile R16C59:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R16C64:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R16C65:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R16C70:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R16C71:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R16C76:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R16C77:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R16C7:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R16C82:PLC2
arc: E1_H01E0101 W3_H06E0203
.tile R16C83:PLC2
arc: E3_H06E0303 H01E0101
arc: W3_H06W0003 E3_H06W0303
.tile R17C13:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R17C14:PLC2
arc: E3_H06E0203 W3_H06E0203
arc: S3_V06S0003 N3_V06S0303
.tile R17C19:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R17C20:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R17C25:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R17C26:PLC2
arc: E1_H02E0401 W3_H06E0203
arc: N3_V06N0103 E1_H01W0100
.tile R17C27:PLC2
arc: E1_H02E0001 S1_V02N0001
arc: N1_V02N0101 S1_V02N0001
arc: A1 H02W0701
arc: A4 H02W0501
arc: B1 V01N0001
arc: B4 H02W0301
arc: C1 F4
arc: C4 E1_H02W0401
arc: C7 S1_V02N0001
arc: CLK0 G_HPBX0000
arc: D1 V02N0201
arc: D4 E1_H01W0100
arc: D7 V00B0000
arc: E1_H01E0001 Q5
arc: E1_H01E0101 Q4
arc: E1_H02E0401 Q4
arc: E3_H06E0203 Q4
arc: F0 F5A_SLICE
arc: F1 FXA_SLICE
arc: F2 F5B_SLICE
arc: F4 F4_SLICE
arc: F7 F7_SLICE
arc: H01W0100 Q5
arc: M0 E1_H02W0601
arc: M1 E1_H02W0001
arc: M2 E1_H02W0601
arc: M4 H02E0401
arc: M5 V01S0000
arc: MUXCLK2 CLK0
arc: N3_V06N0303 Q5
arc: S1_V02S0501 F7
arc: V00B0000 Q4
arc: V01S0000 F1
word: SLICEC.K0.INIT 1111001101010001
word: SLICED.K1.INIT 0000111100000000
word: SLICEA.K0.INIT 0000000000000000
word: SLICEA.K1.INIT 0100000000000000
word: SLICEB.K0.INIT 0000000000000000
word: SLICEB.K1.INIT 0000000000000000
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_0 _NONE_
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_1 _NONE_
enum: SLICED.A1MUX 1
enum: SLICED.B1MUX 1
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.A0MUX 1
enum: SLICEA.B0MUX 1
enum: SLICEA.C0MUX 1
enum: SLICEA.D0MUX 1
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_1 _NONE_
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_0 _NONE_
enum: SLICEB.A0MUX 1
enum: SLICEB.B0MUX 1
enum: SLICEB.C0MUX 1
enum: SLICEB.D0MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG0.SD 0
enum: SLICEC.REG0.REGSET RESET
enum: SLICEC.REG0.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.A1MUX 1
enum: SLICEB.B1MUX 1
enum: SLICEB.C1MUX 1
enum: SLICEB.D1MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG1.SD 0
enum: SLICEC.REG1.REGSET RESET
enum: SLICEC.REG1.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R17C28:PLC2
arc: E1_H02E0701 S1_V02N0701
arc: H00R0000 S1_V02N0601
arc: H00R0100 H02W0701
arc: N1_V01N0101 N3_V06S0203
arc: N1_V02N0001 H01E0001
arc: N1_V02N0501 H01E0101
arc: N1_V02N0601 N1_V01S0000
arc: S1_V02S0301 H06E0003
arc: S1_V02S0701 N3_V06S0203
arc: V00B0100 V02S0101
arc: W1_H02W0501 V06S0303
arc: A1 H02W0501
arc: A6 N1_V01N0101
arc: B1 Q1
arc: B5 S1_V02N0701
arc: B6 V02S0701
arc: C1 V02S0601
arc: C6 V00T0100
arc: CLK0 G_HPBX0000
arc: D1 S1_V02N0201
arc: D5 E1_H01W0100
arc: D6 V02N0601
arc: E1_H01E0001 F0
arc: F0 F5A_SLICE
arc: F5 F5_SLICE
arc: F6 F6_SLICE
arc: H01W0100 Q4
arc: M0 V00B0000
arc: M1 H00R0100
arc: M3 H00R0000
arc: M4 V00B0100
arc: MUXCLK0 CLK0
arc: MUXCLK1 CLK0
arc: MUXCLK2 CLK0
arc: N3_V06N0003 Q3
arc: N3_V06N0103 Q1
arc: N3_V06N0203 Q4
arc: S1_V02S0401 Q4
arc: V00B0000 F6
arc: V00T0100 Q3
arc: V01S0000 Q1
arc: W1_H02W0301 Q3
arc: W1_H02W0701 F5
word: SLICEC.K1.INIT 0011001100000000
word: SLICEA.K0.INIT 0000000000000000
word: SLICEA.K1.INIT 1111001101010001
word: SLICED.K0.INIT 1010001011110011
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG1.SD 0
enum: SLICEA.REG1.REGSET RESET
enum: SLICEA.REG1.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_1 _NONE_
enum: SLICEC.A1MUX 1
enum: SLICEC.C1MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG0.SD 0
enum: SLICEC.REG0.REGSET RESET
enum: SLICEC.REG0.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG1.SD 0
enum: SLICEB.REG1.REGSET RESET
enum: SLICEB.REG1.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.A0MUX 1
enum: SLICEA.B0MUX 1
enum: SLICEA.C0MUX 1
enum: SLICEA.D0MUX 1
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_1 _NONE_
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_0 _NONE_
.tile R17C29:PLC2
arc: H00R0100 H02E0701
arc: S1_V02S0401 E3_H06W0203
arc: V00B0000 V02N0001
arc: V00T0000 W1_H02E0001
arc: W1_H02W0001 V01N0001
arc: W1_H02W0401 V02S0401
arc: W1_H02W0501 V02S0501
arc: W1_H02W0601 H01E0001
arc: W1_H02W0701 N1_V01S0100
arc: A3 V00T0000
arc: B3 H00R0100
arc: C3 W1_H02E0401
arc: CLK0 G_HPBX0000
arc: D3 V01S0100
arc: F3 F3_SLICE
arc: H01W0100 Q0
arc: M0 V00B0000
arc: MUXCLK0 CLK0
arc: N3_V06N0003 Q0
arc: S1_V02S0301 F3
arc: V01S0100 Q0
word: SLICEB.K1.INIT 1111010100110001
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG0.SD 0
enum: SLICEA.REG0.REGSET RESET
enum: SLICEA.REG0.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R17C2:PLC2
arc: E3_H06E0103 H01E0101
.tile R17C30:PLC2
arc: N3_V06N0203 H06E0203
.tile R17C35:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R17C41:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R17C47:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R17C53:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R17C59:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R17C65:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R17C71:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R17C77:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R17C7:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R17C83:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R17C8:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R18C13:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R18C15:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R18C19:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R18C21:PLC2
arc: E3_H06E0303 W3_H06E0203
.tile R18C25:PLC2
arc: E1_H02E0401 W3_H06E0203
.tile R18C27:PLC2
arc: E1_H02E0401 W1_H02E0401
arc: H00L0000 S1_V02N0001
arc: H00R0100 V02S0501
arc: H01W0100 W3_H06E0303
arc: N1_V02N0201 E1_H01W0000
arc: A3 V02N0701
arc: B3 Q3
arc: C3 V02N0401
arc: CLK0 G_HPBX0000
arc: D3 H00R0000
arc: F0 F5A_SLICE
arc: F1 FXA_SLICE
arc: F2 F5B_SLICE
arc: H00R0000 Q4
arc: M0 V00B0100
arc: M1 H00R0100
arc: M2 V00B0100
arc: M3 H01W0100
arc: M4 E1_H02W0401
arc: M5 H00L0000
arc: MUXCLK1 CLK0
arc: MUXCLK2 CLK0
arc: N1_V01N0001 F1
arc: N3_V06N0003 Q3
arc: N3_V06N0203 Q4
arc: N3_V06N0303 Q5
arc: V00B0100 Q5
word: SLICEA.K0.INIT 0000000000000000
word: SLICEA.K1.INIT 0000000000000000
word: SLICEB.K0.INIT 0000000000000000
word: SLICEB.K1.INIT 1000001001000001
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.A0MUX 1
enum: SLICEA.B0MUX 1
enum: SLICEA.C0MUX 1
enum: SLICEA.D0MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG0.SD 0
enum: SLICEC.REG0.REGSET RESET
enum: SLICEC.REG0.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG1.SD 0
enum: SLICEB.REG1.REGSET RESET
enum: SLICEB.REG1.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_1 _NONE_
enum: SLICEA.A1MUX 1
enum: SLICEA.B1MUX 1
enum: SLICEA.C1MUX 1
enum: SLICEA.D1MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG1.SD 0
enum: SLICEC.REG1.REGSET RESET
enum: SLICEC.REG1.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_0 _NONE_
enum: SLICEB.A0MUX 1
enum: SLICEB.B0MUX 1
enum: SLICEB.C0MUX 1
enum: SLICEB.D0MUX 1
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
.tile R18C28:PLC2
arc: E1_H02E0201 N1_V01S0000
arc: E1_H02E0501 N1_V02S0501
arc: H00R0000 S1_V02N0601
arc: V00B0100 V02N0301
arc: A0 H02W0501
arc: A1 H02W0501
arc: A7 S1_V02N0301
arc: B0 V02S0301
arc: B1 V02S0301
arc: B2 V02S0301
arc: B3 V02S0301
arc: B4 V02S0701
arc: B7 S1_V02N0701
arc: C0 S1_V02N0401
arc: C2 S1_V02N0401
arc: C4 Q4
arc: C7 E1_H01E0101
arc: CLK0 G_HPBX0000
arc: D0 V00T0100
arc: D1 V01S0100
arc: D2 V00T0100
arc: D3 V01S0100
arc: D7 V02S0401
arc: E1_H01E0001 F4
arc: E1_H01E0101 Q6
arc: E1_H02E0401 F4
arc: E1_H02E0601 F4
arc: E1_H02E0701 F7
arc: F0 F5A_SLICE
arc: F1 FXA_SLICE
arc: F2 F5B_SLICE
arc: F4 F4_SLICE
arc: F7 F7_SLICE
arc: H00R0100 Q7
arc: H01W0000 F1
arc: M0 V00B0000
arc: M1 H00R0100
arc: M2 V00B0000
arc: M3 H00R0000
arc: M4 H02E0401
arc: M6 V00B0100
arc: M7 H02W0201
arc: MUXCLK1 CLK0
arc: MUXCLK2 CLK0
arc: MUXCLK3 CLK0
arc: N1_V02N0601 Q4
arc: N1_V02N0701 Q7
arc: N3_V06N0003 Q3
arc: N3_V06N0203 Q4
arc: N3_V06N0303 Q6
arc: V00B0000 Q6
arc: V00T0100 Q3
arc: V01S0000 Q7
arc: V01S0100 Q3
word: SLICED.K1.INIT 1000101011001111
word: SLICEC.K0.INIT 0000110000001100
word: SLICEA.K0.INIT 0000100000000010
word: SLICEA.K1.INIT 1000100000100010
word: SLICEB.K0.INIT 0000110000000011
word: SLICEB.K1.INIT 1100110000110011
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_1 _NONE_
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_0 _NONE_
enum: SLICEC.A0MUX 1
enum: SLICEC.D0MUX 1
enum: SLICED.GSR DISABLED
enum: SLICED.REG1.SD 0
enum: SLICED.REG1.REGSET RESET
enum: SLICED.REG1.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_1 _NONE_
enum: SLICEA.C1MUX 1
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_0 _NONE_
enum: SLICEB.A0MUX 1
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.A1MUX 1
enum: SLICEB.C1MUX 1
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG0.SD 0
enum: SLICEC.REG0.REGSET RESET
enum: SLICEC.REG0.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG1.SD 0
enum: SLICEB.REG1.REGSET RESET
enum: SLICEB.REG1.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.GSR DISABLED
enum: SLICED.REG0.SD 0
enum: SLICED.REG0.REGSET RESET
enum: SLICED.REG0.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R18C29:PLC2
arc: H00L0100 V02S0301
arc: H00R0100 H02E0701
arc: N1_V02N0001 E3_H06W0003
arc: W1_H02W0201 V01N0001
arc: W1_H02W0401 V02S0401
arc: W1_H02W0501 N1_V02S0501
arc: A0 H02E0501
arc: B0 S1_V02N0301
arc: C0 V02N0401
arc: D0 H02E0201
arc: F0 F5A_SLICE
arc: F1 FXA_SLICE
arc: F2 F5B_SLICE
arc: F3 FXB_SLICE
arc: F4 F5C_SLICE
arc: F5 FXC_SLICE
arc: F6 F5D_SLICE
arc: M0 H01E0001
arc: M1 H00L0100
arc: M2 H02E0601
arc: M3 H00R0100
arc: M4 H02E0401
arc: M5 H00L0100
arc: M6 H02E0401
arc: N1_V01N0001 F3
word: SLICEA.K0.INIT 1100001101000001
word: SLICEA.K1.INIT 0000000000000000
word: SLICEB.K0.INIT 0000000000000000
word: SLICEB.K1.INIT 0000000000000000
word: SLICEC.K0.INIT 0000000000000000
word: SLICEC.K1.INIT 0000000000000000
word: SLICED.K0.INIT 0000000000000000
word: SLICED.K1.INIT 0000000000000000
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_0 _NONE_
enum: SLICEA.MODE LOGIC
enum: SLICEA.CCU2.INJECT1_1 _NONE_
enum: SLICEA.A1MUX 1
enum: SLICEA.B1MUX 1
enum: SLICEA.C1MUX 1
enum: SLICEA.D1MUX 1
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_0 _NONE_
enum: SLICEB.A0MUX 1
enum: SLICEB.B0MUX 1
enum: SLICEB.C0MUX 1
enum: SLICEB.D0MUX 1
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.A1MUX 1
enum: SLICEB.B1MUX 1
enum: SLICEB.C1MUX 1
enum: SLICEB.D1MUX 1
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_0 _NONE_
enum: SLICEC.A0MUX 1
enum: SLICEC.B0MUX 1
enum: SLICEC.C0MUX 1
enum: SLICEC.D0MUX 1
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_1 _NONE_
enum: SLICEC.A1MUX 1
enum: SLICEC.B1MUX 1
enum: SLICEC.C1MUX 1
enum: SLICEC.D1MUX 1
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_0 _NONE_
enum: SLICED.A0MUX 1
enum: SLICED.B0MUX 1
enum: SLICED.C0MUX 1
enum: SLICED.D0MUX 1
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_1 _NONE_
enum: SLICED.A1MUX 1
enum: SLICED.B1MUX 1
enum: SLICED.C1MUX 1
enum: SLICED.D1MUX 1
.tile R18C35:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R18C3:PLC2
arc: E3_H06E0203 W1_H02E0701
.tile R18C41:PLC2
arc: W3_H06W0303 E3_H06W0203
.tile R18C47:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R18C53:PLC2
arc: W3_H06W0203 E3_H06W0203
.tile R18C59:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R18C65:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R18C71:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R18C77:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R18C7:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R18C83:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R18C9:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R19C13:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R19C19:PLC2
arc: E3_H06E0003 W3_H06E0003
.tile R19C25:PLC2
arc: E1_H02E0001 W3_H06E0003
arc: E1_H02E0701 N3_V06S0203
.tile R19C27:PLC2
arc: N1_V02N0001 W1_H02E0001
arc: N1_V02N0401 N3_V06S0203
arc: N1_V02N0701 W1_H02E0701
.tile R19C28:PLC2
arc: N1_V02N0201 N1_V01S0000
arc: N1_V02N0301 H02W0301
arc: N1_V02N0601 E1_H02W0601
arc: N1_V02N0701 N3_V06S0203
.tile R19C29:PLC2
arc: N1_V01N0001 N3_V06S0003
arc: W1_H02W0301 E3_H06W0003
arc: CLK0 G_HPBX0000
arc: M6 E1_H02W0401
arc: MUXCLK3 CLK0
arc: N1_V02N0401 Q6
arc: N3_V06N0303 Q6
enum: SLICED.GSR DISABLED
enum: SLICED.REG0.SD 0
enum: SLICED.REG0.REGSET RESET
enum: SLICED.REG0.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R19C30:PLC2
arc: W1_H02W0601 N3_V06S0303
.tile R19C31:PLC2
arc: W1_H02W0401 V02N0401
.tile R19C35:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R19C41:PLC2
arc: W3_H06W0303 E3_H06W0203
.tile R19C47:PLC2
arc: W3_H06W0203 E3_H06W0103
.tile R19C53:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R19C59:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R19C65:PLC2
arc: W3_H06W0103 E3_H06W0103
.tile R19C71:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R19C77:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R19C7:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R19C83:PLC2
arc: W3_H06W0303 E3_H06W0303
.tile R20C27:PLC2
arc: N1_V02N0001 S1_V02N0001
.tile R20C28:PLC2
arc: N1_V02N0301 N3_V06S0003
arc: N1_V02N0401 N3_V06S0203
arc: N1_V02N0601 E1_H01W0000
arc: N1_V02N0701 N3_V06S0203
.tile R20C29:PLC2
arc: H01W0000 E3_H06W0103
arc: N1_V02N0301 N3_V06S0003
.tile R20C31:PLC2
arc: N1_V02N0401 S1_V02N0401
.tile R20C35:PLC2
arc: W3_H06W0103 E3_H06W0003
.tile R20C41:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C47:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C53:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C59:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C65:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C71:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C77:PLC2
arc: W3_H06W0003 E3_H06W0003
.tile R20C83:PLC2
arc: W3_H06W0003 E3_H06W0303
.tile R23C14:PLC2
arc: S3_V06S0003 N3_V06S0003
.tile R26C39:PLC2
word: SLICEC.K1.INIT 1111111111111111
enum: SLICEC.MODE LOGIC
enum: SLICEC.CCU2.INJECT1_1 _NONE_
enum: SLICEC.A1MUX 1
enum: SLICEC.B1MUX 1
enum: SLICEC.C1MUX 1
enum: SLICEC.D1MUX 1
.tile R28C27:PLC2
arc: N3_V06N0003 S3_V06N0303
arc: N3_V06N0103 S3_V06N0003
.tile R28C28:PLC2
word: SLICEB.K1.INIT 0000000000000000
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.A1MUX 1
enum: SLICEB.B1MUX 1
enum: SLICEB.C1MUX 1
enum: SLICEB.D1MUX 1
.tile R29C14:PLC2
arc: S3_V06S0003 N3_V06S0003
.tile R35C14:PLC2
arc: S3_V06S0003 N3_V06S0003
.tile R3C26:PLC2
arc: E3_H06E0103 S3_V06N0103
.tile R3C28:PLC2
arc: E3_H06E0003 S3_V06N0003
arc: E3_H06E0303 S3_V06N0303
.tile R3C32:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R3C34:PLC2
arc: E3_H06E0003 W3_H06E0003
arc: E3_H06E0303 W3_H06E0303
.tile R3C38:PLC2
arc: E3_H06E0203 W3_H06E0203
.tile R3C40:PLC2
arc: E3_H06E0003 W3_H06E0003
arc: N1_V02N0501 W3_H06E0303
.tile R3C44:PLC2
arc: E1_H01E0101 W3_H06E0203
.tile R3C45:PLC2
arc: N1_V02N0501 H01E0101
.tile R3C46:PLC2
arc: E1_H01E0001 W3_H06E0003
arc: N1_V02N0001 S1_V02N0501
.tile R3C47:PLC2
arc: E3_H06E0203 H01E0001
.tile R3C50:PLC2
arc: N1_V02N0701 H06E0203
.tile R40C27:PLC2
arc: N3_V06N0003 S3_V06N0303
arc: N3_V06N0203 S3_V06N0103
.tile R41C14:PLC2
arc: S3_V06S0103 N3_V06S0003
.tile R47C14:PLC2
arc: S3_V06S0203 N3_V06S0103
.tile R52C27:PLC2
arc: N3_V06N0103 S3_V06N0103
arc: N3_V06N0303 S3_V06N0203
.tile R53C14:PLC2
arc: S3_V06S0203 N3_V06S0203
.tile R59C14:PLC2
arc: S3_V06S0203 N3_V06S0203
.tile R5C13:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R5C19:PLC2
arc: E3_H06E0003 W3_H06E0303
.tile R5C25:PLC2
arc: E3_H06E0003 W3_H06E0003
.tile R5C31:PLC2
arc: E3_H06E0103 W3_H06E0003
.tile R5C37:PLC2
arc: E3_H06E0203 W3_H06E0103
.tile R5C43:PLC2
arc: E3_H06E0303 W3_H06E0203
.tile R5C46:PLC2
arc: N1_V02N0501 H06E0303
.tile R5C7:PLC2
arc: E3_H06E0303 W3_H06E0303
.tile R64C27:PLC2
arc: N3_V06N0003 S3_V06N0003
arc: N3_V06N0203 S3_V06N0103
.tile R65C14:PLC2
arc: S3_V06S0303 N3_V06S0203
.tile R68C14:PLC2
arc: E1_H02E0501 V06S0303
.tile R68C16:PLC2
arc: S1_V02S0501 W1_H02E0501
.tile R7C24:PLC2
arc: S1_V02S0001 N3_V06S0003
.tile R7C25:PLC2
arc: S1_V02S0001 N3_V06S0003
arc: S3_V06S0203 N3_V06S0103
.tile R7C26:PLC2
arc: S3_V06S0203 N3_V06S0203
.tile R7C27:PLC2
arc: S1_V02S0001 N3_V06S0003
arc: S3_V06S0203 N3_V06S0103
.tile R7C28:PLC2
arc: S1_V02S0701 N3_V06S0203
arc: S3_V06S0103 N3_V06S0103
arc: S3_V06S0303 N3_V06S0203
.tile R7C29:PLC2
arc: S3_V06S0003 N3_V06S0303
arc: S3_V06S0103 N3_V06S0103
arc: S3_V06S0203 N3_V06S0103
arc: S3_V06S0303 N3_V06S0203
.tile R7C30:PLC2
arc: S3_V06S0203 N3_V06S0103
.tile R9C24:PLC2
arc: E1_H02E0001 N1_V02S0001
.tile R9C25:PLC2
arc: E1_H02E0001 N1_V02S0001
.tile R9C26:PLC2
arc: H00L0000 H02E0001
arc: B2 H01W0100
arc: C2 V02N0601
arc: CLK0 G_HPBX0000
arc: D2 S1_V02N0201
arc: F2 F2_SLICE
arc: H00R0100 Q7
arc: H01W0100 Q5
arc: M1 W1_H02E0001
arc: M5 H00R0100
arc: M7 H00L0000
arc: MUXCLK0 CLK0
arc: MUXCLK2 CLK0
arc: MUXCLK3 CLK0
arc: N3_V06N0103 F2
arc: S1_V02S0301 Q1
arc: S1_V02S0701 Q7
word: SLICEB.K0.INIT 1100110011110000
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG1.SD 0
enum: SLICEC.REG1.REGSET RESET
enum: SLICEC.REG1.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG1.SD 0
enum: SLICEA.REG1.REGSET RESET
enum: SLICEA.REG1.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICED.GSR DISABLED
enum: SLICED.REG1.SD 0
enum: SLICED.REG1.REGSET RESET
enum: SLICED.REG1.LSRMODE LSR
enum: SLICED.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_0 _NONE_
enum: SLICEB.A0MUX 1
.tile R9C27:PLC2
arc: E1_H02E0501 S1_V02N0501
arc: H00L0000 N1_V02S0001
arc: CLK0 G_HPBX0000
arc: E1_H01E0001 Q0
arc: M0 V00B0100
arc: M5 H00L0000
arc: MUXCLK0 CLK0
arc: MUXCLK2 CLK0
arc: V00B0100 Q5
arc: V01S0000 Q5
enum: SLICEA.GSR DISABLED
enum: SLICEA.REG0.SD 0
enum: SLICEA.REG0.REGSET RESET
enum: SLICEA.REG0.LSRMODE LSR
enum: SLICEA.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
enum: SLICEC.GSR DISABLED
enum: SLICEC.REG1.SD 0
enum: SLICEC.REG1.REGSET RESET
enum: SLICEC.REG1.LSRMODE LSR
enum: SLICEC.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile R9C28:PLC2
arc: S1_V02S0701 N1_V02S0701
arc: V00B0100 H02E0501
arc: V00T0100 S1_V02N0501
arc: V01S0100 S3_V06N0303
arc: A3 V02N0501
arc: A6 H02E0501
arc: C3 H00L0000
arc: C6 H01E0001
arc: CLK0 G_HPBX0000
arc: D3 V00B0100
arc: D6 V02N0601
arc: F3 F3_SLICE
arc: F6 F6_SLICE
arc: H00L0000 Q2
arc: M2 V00T0100
arc: MUXCLK1 CLK0
arc: N3_V06N0003 F3
arc: N3_V06N0303 F6
word: SLICEB.K1.INIT 1111000010101010
word: SLICED.K0.INIT 1111010110100000
enum: SLICEB.MODE LOGIC
enum: SLICEB.CCU2.INJECT1_1 _NONE_
enum: SLICEB.B1MUX 1
enum: SLICED.MODE LOGIC
enum: SLICED.CCU2.INJECT1_0 _NONE_
enum: SLICED.B0MUX 1
enum: SLICEB.GSR DISABLED
enum: SLICEB.REG0.SD 0
enum: SLICEB.REG0.REGSET RESET
enum: SLICEB.REG0.LSRMODE LSR
enum: SLICEB.CEMUX 1
enum: LSR0.SRMODE LSR_OVER_CE
enum: LSR0.LSRMUX LSR
enum: LSR1.SRMODE LSR_OVER_CE
enum: LSR1.LSRMUX LSR
enum: CLK0.CLKMUX CLK
.tile TAP_R10C31:TAP_DRIVE_CIB
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R11C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R14C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R16C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R17C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R18C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R19C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.tile TAP_R9C31:TAP_DRIVE
arc: L_HPBX0000 G_VPTX0000
.bram_init 3
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
.bram_init 4
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
000 000 000 000 000 000 000 000
.tile_group MIB_R10C28:MIB_EBR6 MIB_R10C29:MIB_EBR7 MIB_R10C30:EBR_SPINE_UL0
word: EBR3.WID 110000000
word: EBR3.CSDECODE_A 111
word: EBR3.CSDECODE_B 111
enum: EBR3.MODE DP16KD
enum: EBR3.DP16KD.DATA_WIDTH_A 4
enum: EBR3.DP16KD.DATA_WIDTH_B 4
enum: EBR3.DP16KD.WRITEMODE_A READBEFOREWRITE
enum: EBR3.DP16KD.WRITEMODE_B READBEFOREWRITE
enum: EBR3.REGMODE_A NOREG
enum: EBR3.REGMODE_B NOREG
enum: EBR3.RESETMODE ASYNC
enum: EBR3.ASYNC_RESET_RELEASE ASYNC
enum: EBR3.GSR DISABLED
enum: EBR3.CLKAMUX CLKA
enum: EBR3.CLKBMUX CLKB
enum: EBR3.RSTAMUX INV
enum: EBR3.RSTBMUX INV
enum: EBR3.WEAMUX WEA
enum: EBR3.WEBMUX INV
enum: EBR3.CEAMUX CEA
enum: EBR3.CEBMUX CEB
enum: EBR3.OCEAMUX OCEA
enum: EBR3.OCEBMUX OCEB
.tile_group MIB_R10C26:MIB_EBR4 MIB_R10C27:MIB_EBR5 MIB_R10C28:MIB_EBR6
word: EBR2.WID 001000000
word: EBR2.CSDECODE_A 111
word: EBR2.CSDECODE_B 111
enum: EBR2.MODE DP16KD
enum: EBR2.DP16KD.DATA_WIDTH_A 4
enum: EBR2.DP16KD.DATA_WIDTH_B 4
enum: EBR2.DP16KD.WRITEMODE_A READBEFOREWRITE
enum: EBR2.DP16KD.WRITEMODE_B READBEFOREWRITE
enum: EBR2.REGMODE_A NOREG
enum: EBR2.REGMODE_B NOREG
enum: EBR2.RESETMODE ASYNC
enum: EBR2.ASYNC_RESET_RELEASE ASYNC
enum: EBR2.GSR DISABLED
enum: EBR2.CLKAMUX CLKA
enum: EBR2.CLKBMUX CLKB
enum: EBR2.RSTAMUX INV
enum: EBR2.RSTBMUX INV
enum: EBR2.WEAMUX WEA
enum: EBR2.WEBMUX INV
enum: EBR2.CEAMUX CEA
enum: EBR2.CEBMUX CEB
enum: EBR2.OCEAMUX OCEA
enum: EBR2.OCEBMUX OCEB
Reference in New Issue View Git Blame Copy Permalink