.device LFE5U-45F .comment Part: LFE5U-45F-8CABGA381 .tile CIB_R10C10:CIB_EBR arc: E1_H01E0001 W3_H06E0003 arc: E1_H01E0101 W3_H06E0203 arc: E1_H02E0001 V02N0001 arc: E1_H02E0101 W1_H02E0001 arc: E1_H02E0201 S1_V02N0201 arc: E1_H02E0301 V06N0003 arc: E1_H02E0401 V02S0401 arc: E1_H02E0501 V06N0303 arc: E1_H02E0601 N1_V02S0601 arc: E1_H02E0701 N1_V02S0701 arc: H00L0000 S1_V02N0201 arc: H00L0100 V02N0301 arc: H00R0000 N1_V02S0401 arc: H00R0100 V02N0701 arc: H01W0000 JF6 arc: H01W0100 JF7 arc: JA0 E1_H01E0001 arc: JA1 V02N0501 arc: JA2 S1_V02N0501 arc: JA3 W1_H02E0701 arc: JA4 E1_H02W0701 arc: JB0 W1_H02E0101 arc: JB1 E1_H02W0101 arc: JB2 H00R0100 arc: JB4 H00R0000 arc: JB5 V00B0100 arc: JB6 H02E0101 arc: JB7 V00B0000 arc: JC0 H02E0601 arc: JC1 H00L0000 arc: JC2 S1_V02N0401 arc: JC3 H00L0100 arc: JC4 V02N0201 arc: JCE1 V02S0201 arc: JCLK0 G_HPBX0000 arc: JD0 S1_V02N0201 arc: JD1 V00T0100 arc: JD2 V02N0001 arc: JD3 V02N0201 arc: JD4 H02E0001 arc: JD5 N1_V02S0601 arc: JD6 H00R0100 arc: JD7 V02N0401 arc: N1_V02N0601 E1_H01W0000 arc: V00B0000 E1_H02W0401 arc: V00B0100 W1_H02E0501 arc: V00T0100 S1_V02N0701 arc: W1_H02W0101 V02N0101 arc: W1_H02W0201 E1_H01W0000 arc: W1_H02W0401 V02N0401 arc: W1_H02W0501 W3_H06E0303 arc: W1_H02W0701 W3_H06E0203 arc: W3_H06W0303 E1_H01W0100 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JB3MUX 1 enum: CIB.JA5MUX 0 enum: CIB.JC5MUX 0 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 .tile CIB_R10C11:CIB_EBR arc: E1_H02E0001 S1_V02N0001 arc: E1_H02E0101 H01E0101 arc: E1_H02E0301 N1_V02S0301 arc: E1_H02E0501 N1_V02S0501 arc: H00L0000 V02S0001 arc: H00L0100 W1_H02E0101 arc: H00R0000 N1_V02S0601 arc: H00R0100 V02S0501 arc: H01W0000 JF1 arc: H01W0100 JF3 arc: JA0 H00L0000 arc: JA1 W1_H02E0701 arc: JA2 V02S0701 arc: JA3 H00L0100 arc: JA5 V00T0100 arc: JA7 V00T0100 arc: JB0 V00B0000 arc: JB1 N1_V02S0301 arc: JB2 W1_H02E0301 arc: JB3 V02N0101 arc: JB4 V00B0100 arc: JB5 V02N0501 arc: JB6 V02N0701 arc: JB7 S1_V02N0701 arc: JC2 H02E0601 arc: JC3 E1_H01W0000 arc: JC4 V00T0100 arc: JC6 V00T0100 arc: JCLK0 G_HPBX0000 arc: JD1 V02N0001 arc: JD2 W1_H02E0201 arc: JD3 H00R0000 arc: JD4 V02S0401 arc: JD5 H00R0100 arc: JD6 S1_V02N0401 arc: JD7 V02S0601 arc: V00B0000 H02E0401 arc: V00B0100 H02E0701 arc: V00T0100 N1_V02S0701 arc: W1_H02W0001 S1_V02N0001 arc: W1_H02W0101 H01E0101 arc: W1_H02W0701 S1_V02N0701 arc: W3_H06W0003 JF0 arc: W3_H06W0103 JF2 arc: W3_H06W0203 JF4 arc: W3_H06W0303 JF5 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JD0MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JCE1MUX 1 enum: CIB.JC1MUX 0 enum: CIB.JA6MUX 0 enum: CIB.JC7MUX 0 enum: CIB.JA4MUX 0 enum: CIB.JC5MUX 0 .tile CIB_R10C12:CIB_EBR arc: E1_H01E0101 W3_H06E0203 arc: H00R0000 V02S0601 arc: H00R0100 V02N0701 arc: H01W0000 W3_H06E0103 arc: JA4 H02W0701 arc: JA5 V00T0100 arc: JA6 H00R0000 arc: JA7 H02E0501 arc: JB0 H02E0101 arc: JB1 S1_V02N0301 arc: JB2 V02S0101 arc: JB3 E1_H01W0100 arc: JB4 V00B0100 arc: JB5 W1_H02E0301 arc: JB6 H02E0301 arc: JB7 V00B0000 arc: JC0 N1_V02S0601 arc: JC1 E1_H01W0000 arc: JC4 V00T0000 arc: JC5 H02W0401 arc: JC6 W1_H02E0401 arc: JC7 E1_H01E0101 arc: JCE1 W1_H02E0101 arc: JCLK0 G_HPBX0000 arc: JD0 H02E0001 arc: JD1 E1_H02W0201 arc: JD2 W1_H02E0201 arc: JD3 V02S0201 arc: JD4 W1_H02E0001 arc: JD5 H00R0100 arc: JD6 V02S0401 arc: S1_V02S0001 N1_V02S0501 arc: V00B0000 W1_H02E0601 arc: V00B0100 W1_H02E0501 arc: V00T0000 N1_V02S0401 arc: V00T0100 N1_V02S0501 arc: W1_H02W0101 V02S0101 arc: W1_H02W0401 N1_V02S0401 arc: W1_H02W0701 S1_V02N0701 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JD7MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JA0MUX 0 enum: CIB.JA1MUX 0 .tile CIB_R10C13:CIB_EBR arc: H01W0000 W3_H06E0103 arc: H01W0100 W3_H06E0303 arc: W1_H02W0401 W3_H06E0203 arc: W1_H02W0701 V02S0701 .tile CIB_R10C14:CIB_EBR arc: W1_H02W0201 W3_H06E0103 .tile CIB_R10C1:CIB_LR_S arc: E1_H02E0601 V06N0303 .tile CIB_R10C2:CIB_EBR arc: E1_H01E0101 E3_H06W0203 arc: E1_H02E0201 V02S0201 arc: E1_H02E0401 N1_V02S0401 arc: E1_H02E0601 N1_V01S0000 arc: E1_H02E0701 V02S0701 arc: E3_H06E0003 N1_V01S0000 arc: E3_H06E0103 N1_V01S0100 arc: N1_V02N0001 S1_V02N0001 arc: N1_V02N0101 S1_V02N0101 arc: N1_V02N0201 S1_V02N0201 arc: N1_V02N0401 N1_V01S0000 arc: N1_V02N0601 H02E0601 arc: S1_V02S0601 N1_V02S0301 .tile CIB_R10C3:CIB_EBR arc: E1_H02E0001 V01N0001 arc: E1_H02E0101 V01N0101 arc: E1_H02E0201 E3_H06W0103 arc: E1_H02E0301 H01E0101 arc: E1_H02E0401 V02N0401 arc: E1_H02E0501 S1_V02N0501 arc: E1_H02E0601 E3_H06W0303 arc: E3_H06E0203 N1_V01S0000 arc: N1_V02N0001 E3_H06W0003 arc: N1_V02N0201 E1_H02W0201 arc: N1_V02N0501 S1_V02N0401 arc: N1_V02N0601 N1_V01S0000 arc: N1_V02N0701 N1_V01S0100 arc: S1_V02S0001 H06W0003 arc: S1_V02S0201 E1_H01W0000 .tile CIB_R10C3:PVT_COUNT2 unknown: F2B0 unknown: F3B0 unknown: F5B0 unknown: F11B0 unknown: F13B0 .tile CIB_R10C4:CIB_EBR arc: E1_H01E0001 JF1 arc: E1_H01E0101 JF4 arc: E1_H02E0101 N1_V02S0101 arc: E1_H02E0201 JF0 arc: E1_H02E0301 V02S0301 arc: E1_H02E0401 W1_H02E0401 arc: E1_H02E0501 N1_V01S0100 arc: E1_H02E0601 V02S0601 arc: E1_H02E0701 W1_H02E0601 arc: E3_H06E0003 V01N0001 arc: E3_H06E0203 W1_H02E0701 arc: E3_H06E0303 V01N0101 arc: H00L0000 N1_V02S0201 arc: H00L0100 H02W0301 arc: H00R0000 N1_V02S0601 arc: H00R0100 H02W0501 arc: H01W0000 JF7 arc: JA0 H02W0701 arc: JA2 V00B0000 arc: JA3 V00T0000 arc: JA5 V02N0101 arc: JA7 V02N0101 arc: JB0 E1_H02W0101 arc: JB1 S1_V02N0301 arc: JB2 N1_V02S0301 arc: JB3 H00R0100 arc: JB4 H00L0000 arc: JB5 V00B0100 arc: JB6 V02S0701 arc: JB7 H02E0101 arc: JC2 V02N0401 arc: JC3 N1_V02S0401 arc: JC4 V02N0001 arc: JC6 V02N0001 arc: JCLK0 G_HPBX0000 arc: JD1 V02N0201 arc: JD2 H00R0000 arc: JD3 V00T0100 arc: JD4 H00L0100 arc: JD5 E1_H02W0201 arc: JD6 W1_H02E0201 arc: JD7 V02S0401 arc: N1_V02N0001 H06W0003 arc: N1_V02N0201 H02E0201 arc: N1_V02N0301 JF3 arc: N1_V02N0401 H02W0401 arc: N1_V02N0601 JF6 arc: N1_V02N0701 S1_V02N0701 arc: S1_V02S0001 H02E0001 arc: S1_V02S0201 JF2 arc: S1_V02S0401 E1_H02W0401 arc: S1_V02S0701 JF5 arc: V00B0000 H02W0601 arc: V00B0100 V02N0301 arc: V00T0000 N1_V02S0601 arc: V00T0100 N1_V02S0501 arc: V01S0100 JF2 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JD0MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JCE1MUX 1 enum: CIB.JC1MUX 0 enum: CIB.JA6MUX 0 enum: CIB.JC7MUX 0 enum: CIB.JA4MUX 0 enum: CIB.JC5MUX 0 enum: CIB.JA1MUX 1 .tile CIB_R10C5:CIB_EBR arc: E1_H02E0101 W1_H02E0001 arc: E1_H02E0201 V02S0201 arc: E1_H02E0301 S1_V02N0301 arc: E1_H02E0401 S1_V02N0401 arc: E1_H02E0501 N1_V02S0501 arc: E1_H02E0601 S1_V02N0601 arc: E1_H02E0701 V02S0701 arc: H00L0000 N1_V02S0201 arc: H00R0000 V02S0401 arc: H00R0100 S1_V02N0501 arc: JA0 H02E0701 arc: JA4 W1_H02E0501 arc: JA5 N1_V02S0301 arc: JA7 H00R0000 arc: JB0 V02N0101 arc: JB1 V00T0000 arc: JB2 W1_H02E0301 arc: JB3 H00R0100 arc: JB4 V02N0701 arc: JB5 V02N0501 arc: JB6 H02W0301 arc: JB7 E1_H02W0101 arc: JC0 H02W0601 arc: JC1 H00L0000 arc: JC4 V00T0100 arc: JC5 W1_H02E0401 arc: JC6 V02N0001 arc: JC7 N1_V02S0001 arc: JCE1 V02N0201 arc: JCLK0 G_HPBX0000 arc: JD0 S1_V02N0001 arc: JD1 V00B0100 arc: JD2 S1_V02N0201 arc: JD3 E1_H02W0001 arc: JD4 E1_H02W0201 arc: JD5 V00B0000 arc: JD6 H02W0001 arc: N1_V02N0001 H01E0001 arc: N1_V02N0201 H01E0001 arc: N1_V02N0301 H02W0301 arc: N1_V02N0501 H01E0101 arc: N1_V02N0601 W1_H02E0601 arc: N1_V02N0701 N1_V01S0100 arc: S1_V02S0001 E3_H06W0003 arc: S1_V02S0201 H06W0103 arc: S1_V02S0501 H06W0303 arc: S1_V02S0601 E3_H06W0303 arc: V00B0000 V02S0201 arc: V00B0100 H02W0501 arc: V00T0000 V02N0401 arc: V00T0100 N1_V02S0501 arc: W1_H02W0201 E3_H06W0103 arc: W1_H02W0301 N1_V02S0301 arc: W1_H02W0401 E3_H06W0203 arc: W1_H02W0501 N1_V02S0501 arc: W1_H02W0601 V02N0601 arc: W1_H02W0701 N1_V02S0701 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JD7MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JA6MUX 0 enum: CIB.JA1MUX 0 .tile CIB_R10C6:CIB_EBR arc: E1_H01E0001 JF3 arc: E1_H02E0001 S1_V02N0001 arc: E1_H02E0101 S1_V02N0101 arc: E1_H02E0301 S1_V02N0301 arc: E1_H02E0701 S1_V02N0701 arc: E3_H06E0103 N1_V01S0100 arc: E3_H06E0203 N1_V01S0000 arc: H00L0000 V02S0201 arc: H00L0100 W1_H02E0301 arc: H00R0000 V02S0401 arc: H00R0100 H02E0501 arc: JA0 H00L0000 arc: JA1 W1_H02E0501 arc: JA2 N1_V02S0701 arc: JA3 V02S0501 arc: JA5 H02E0501 arc: JA7 H02E0501 arc: JB0 H00R0100 arc: JB1 W1_H02E0101 arc: JB2 V02S0101 arc: JB3 S1_V02N0301 arc: JB4 H00R0000 arc: JB6 H02W0301 arc: JB7 E1_H02W0101 arc: JC2 H00L0100 arc: JC3 W1_H02E0601 arc: JC4 W1_H02E0401 arc: JC6 W1_H02E0401 arc: JCLK0 G_HPBX0000 arc: JD0 V02S0001 arc: JD1 V00B0100 arc: JD2 V02N0001 arc: JD3 S1_V02N0201 arc: JD4 V02N0401 arc: JD5 S1_V02N0601 arc: JD6 V00B0000 arc: JD7 N1_V02S0401 arc: N1_V01N0001 JF5 arc: N1_V02N0001 JF2 arc: N1_V02N0201 W1_H02E0201 arc: N1_V02N0301 H02E0301 arc: N1_V02N0401 H06W0203 arc: N1_V02N0601 JF6 arc: S1_V02S0501 JF7 arc: V00B0000 N1_V02S0001 arc: V00B0100 E1_H02W0701 arc: W1_H02W0001 S1_V02N0001 arc: W1_H02W0101 V02S0101 arc: W1_H02W0201 N1_V02S0201 arc: W1_H02W0301 S1_V02N0301 arc: W1_H02W0401 JF4 arc: W1_H02W0501 V02S0501 arc: W1_H02W0601 V02N0601 arc: W3_H06W0003 E1_H01W0000 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JB5MUX 1 enum: CIB.JCE1MUX 1 enum: CIB.JC1MUX 0 enum: CIB.JA6MUX 0 enum: CIB.JC7MUX 0 enum: CIB.JA4MUX 0 enum: CIB.JC5MUX 0 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 .tile CIB_R10C7:CIB_EBR arc: E1_H02E0001 S1_V02N0001 arc: E1_H02E0101 V02S0101 arc: E1_H02E0301 N1_V02S0301 arc: E1_H02E0401 S1_V02N0401 arc: E1_H02E0501 W1_H02E0401 arc: E1_H02E0701 S1_V02N0701 arc: E3_H06E0103 N1_V01S0100 arc: E3_H06E0203 N1_V01S0000 arc: E3_H06E0303 W1_H02E0601 arc: H00L0000 V02N0001 arc: H00R0000 H02W0401 arc: H00R0100 S1_V02N0501 arc: H01W0000 JF1 arc: JA4 W1_H02E0701 arc: JA5 E1_H01W0000 arc: JA6 E1_H02W0701 arc: JA7 V02S0301 arc: JB0 V02S0101 arc: JB1 W1_H02E0101 arc: JB2 H00L0000 arc: JB3 H00R0100 arc: JB4 V02N0701 arc: JB5 V00B0100 arc: JB6 V00T0000 arc: JB7 H02E0101 arc: JC0 N1_V02S0601 arc: JC1 V02S0401 arc: JC4 V02N0001 arc: JC5 V02S0201 arc: JC6 E1_H02W0401 arc: JC7 V02S0001 arc: JCE1 N1_V02S0201 arc: JCLK0 G_HPBX0000 arc: JD0 H00R0000 arc: JD1 E1_H02W0201 arc: JD2 S1_V02N0001 arc: JD3 V00T0100 arc: JD4 H02W0001 arc: JD5 V02S0601 arc: JD6 V00B0000 arc: JD7 W1_H02E0201 arc: N1_V02N0001 H01E0001 arc: N1_V02N0501 H02W0501 arc: N1_V02N0601 S1_V02N0601 arc: N1_V02N0701 N1_V01S0100 arc: S1_V02S0001 N1_V02S0001 arc: S1_V02S0101 H02W0101 arc: S1_V02S0201 H02W0201 arc: S1_V02S0401 N1_V02S0401 arc: S1_V02S0601 H06W0303 arc: S1_V02S0701 N1_V02S0601 arc: V00B0000 S1_V02N0201 arc: V00B0100 E1_H02W0501 arc: V00T0000 N1_V02S0601 arc: V00T0100 V02S0701 arc: W1_H02W0001 E1_H01W0000 arc: W1_H02W0101 V02N0101 arc: W1_H02W0201 S1_V02N0201 arc: W1_H02W0301 N1_V02S0301 arc: W3_H06W0003 JF0 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JA0MUX 0 enum: CIB.JA1MUX 0 .tile CIB_R10C8:CIB_EBR arc: E1_H02E0001 V06N0003 arc: E1_H02E0101 V02S0101 arc: E1_H02E0201 W3_H06E0103 arc: E1_H02E0301 V01N0101 arc: E1_H02E0401 V02S0401 arc: E1_H02E0501 N1_V02S0501 arc: E1_H02E0701 W1_H02E0701 arc: E3_H06E0103 W3_H06E0103 arc: H00L0100 H02W0101 arc: H00R0100 N1_V02S0701 arc: H01W0000 W3_H06E0103 arc: JB0 W1_H02E0301 arc: JB1 V02N0101 arc: JB3 N1_V02S0101 arc: JB4 V00B0100 arc: JB6 V02S0701 arc: JB7 N1_V02S0501 arc: JD0 W1_H02E0001 arc: JD1 S1_V02N0201 arc: JD2 H02W0001 arc: JD3 V00T0100 arc: JD4 V02N0401 arc: JD5 H00L0100 arc: JD6 H00R0100 arc: JD7 V00B0000 arc: N1_V01N0001 JF7 arc: N1_V02N0001 S1_V02N0501 arc: N1_V02N0201 E1_H02W0201 arc: N1_V02N0401 JF4 arc: N1_V02N0501 N1_V01S0100 arc: N1_V02N0601 JF4 arc: S1_V02S0001 W3_H06E0003 arc: V00B0000 H02W0601 arc: V00B0100 V02S0301 arc: V00T0100 N1_V02S0701 arc: W1_H02W0001 S1_V02N0001 arc: W1_H02W0101 V01N0101 arc: W1_H02W0201 E1_H01W0000 arc: W1_H02W0401 V02S0401 arc: W1_H02W0501 JF5 arc: W1_H02W0701 N1_V02S0701 arc: W3_H06W0103 E1_H01W0100 arc: W3_H06W0203 E1_H02W0701 arc: W3_H06W0303 JF6 enum: CIB.JB5MUX 1 enum: CIB.JLSR1MUX 0 enum: CIB.JCLK1MUX 0 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JB2MUX 1 enum: CIB.JLSR0MUX 0 enum: CIB.JCE1MUX 1 enum: CIB.JCE0MUX 1 enum: CIB.JCLK0MUX 0 .tile CIB_R10C9:CIB_EBR arc: E1_H02E0001 V02S0001 arc: E1_H02E0101 N1_V02S0101 arc: E1_H02E0201 N1_V02S0201 arc: E1_H02E0301 N1_V02S0301 arc: E1_H02E0601 S1_V02N0601 arc: E1_H02E0701 V02S0701 arc: H00R0000 H02E0401 arc: H00R0100 V02N0501 arc: H01W0000 JF1 arc: H01W0100 JF3 arc: JA0 H02W0501 arc: JA1 W1_H02E0501 arc: JA2 W1_H02E0701 arc: JA3 S1_V02N0701 arc: JA5 S1_V02N0101 arc: JA7 S1_V02N0101 arc: JB0 W1_H02E0301 arc: JB1 H02E0301 arc: JB2 W1_H02E0101 arc: JB3 H00R0100 arc: JB4 H02W0101 arc: JB5 V00B0100 arc: JB6 E1_H02W0101 arc: JB7 S1_V02N0501 arc: JC2 S1_V02N0401 arc: JC3 W1_H02E0401 arc: JC4 H02W0401 arc: JC6 H02W0401 arc: JCLK0 G_HPBX0000 arc: JD0 N1_V02S0201 arc: JD1 V00T0100 arc: JD2 H00R0000 arc: JD3 V02S0201 arc: JD4 W1_H02E0001 arc: JD5 V02S0601 arc: JD6 E1_H02W0001 arc: JD7 H02E0201 arc: V00B0100 E1_H02W0701 arc: V00T0100 N1_V02S0501 arc: W1_H02W0001 V02S0001 arc: W1_H02W0101 N1_V02S0101 arc: W1_H02W0201 V02S0201 arc: W1_H02W0401 E1_H02W0101 arc: W1_H02W0501 S1_V02N0501 arc: W1_H02W0601 N1_V02S0601 arc: W1_H02W0701 W3_H06E0203 arc: W3_H06W0003 JF0 arc: W3_H06W0103 JF2 arc: W3_H06W0203 E1_H01W0000 arc: W3_H06W0303 E1_H01W0100 enum: CIB.JLSR0MUX 0 enum: CIB.JCE0MUX 1 enum: CIB.JCE3MUX 1 enum: CIB.JCE2MUX 1 enum: CIB.JCE1MUX 1 enum: CIB.JC1MUX 0 enum: CIB.JA6MUX 0 enum: CIB.JC7MUX 0 enum: CIB.JA4MUX 0 enum: CIB.JC5MUX 0 .tile CIB_R11C1:CIB_LR arc: E1_H02E0001 E3_H06W0003 arc: E1_H02E0301 E3_H06W0003 arc: E1_H02E0501 E1_H01W0100 arc: E3_H06E0303 V06N0303 arc: JA3 V00T0000 arc: N3_V06N0303 JF5 arc: S1_V02S0701 E1_H01W0100 arc: V00T0000 H02W0001 enum: CIB.JB3MUX 0 .tile CIB_R11C89:CIB_LR arc: JA0 W1_H02E0501 arc: S1_V02S0501 H06E0303 arc: S1_V02S0701 N1_V02S0701 arc: W3_H06W0303 JQ5 enum: CIB.JB0MUX 0 .tile CIB_R12C89:CIB_LR arc: S1_V02S0501 W1_H02E0501 .tile CIB_R13C1:CIB_LR arc: E1_H02E0601 V06N0303 arc: JA3 N1_V02S0701 arc: N3_V06N0303 JF5 enum: CIB.JB3MUX 0 .tile CIB_R13C89:CIB_LR arc: JA0 N1_V02S0501 arc: JA3 N1_V02S0701 enum: CIB.JB3MUX 0 enum: CIB.JB0MUX 0 .tile CIB_R14C1:CIB_LR arc: E3_H06E0303 JQ5 arc: N3_V06N0303 JQ5 .tile CIB_R14C89:CIB_LR arc: JA0 N1_V02S0501 enum: CIB.JB0MUX 0 .tile CIB_R16C1:CIB_LR arc: E1_H01E0101 JQ5 arc: N3_V06N0303 JF5 .tile CIB_R1C3:CIB arc: S3_V06S0103 E1_H01W0100 .tile CIB_R1C46:CIB arc: E1_H02E0001 S1_V02N0001 .tile CIB_R1C48:CIB arc: JD7 W1_H02E0001 .tile CIB_R1C4:CIB arc: H01W0100 JQ0 .tile CIB_R1C7:CIB arc: S3_V06S0003 JQ0 .tile CIB_R1C8:CIB arc: S3_V06S0103 E1_H01W0100 .tile CIB_R1C9:CIB arc: H01W0100 JQ0 .tile CIB_R5C1:CIB_PLL1 arc: E3_H06E0303 S3_V06N0303 enum: CIB.JA3MUX 0 enum: CIB.JB3MUX 0 .tile CIB_R5C89:CIB_PLL1 enum: CIB.JA3MUX 0 enum: CIB.JB3MUX 0 .tile CIB_R70C3:CIB_PLL3 enum: CIB.JA3MUX 0 enum: CIB.JB3MUX 0 .tile CIB_R70C42:VCIB_DCU0 enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C43:VCIB_DCUA enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C44:VCIB_DCUB enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C45:VCIB_DCUC enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C46:VCIB_DCUD enum: CIB.JA1MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C47:VCIB_DCUF enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C48:VCIB_DCU3 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C49:VCIB_DCU2 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C50:VCIB_DCUG enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C51:VCIB_DCUH enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C52:VCIB_DCUI enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C53:VCIB_DCU1 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 .tile CIB_R70C69:VCIB_DCU0 enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C6:CIB_EFB0 arc: E1_H02E0501 N1_V01S0100 arc: H00L0000 V02S0201 arc: JA0 H00L0000 enum: CIB.JB3MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD6MUX 0 enum: CIB.JB0MUX 0 .tile CIB_R70C70:VCIB_DCUA enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C71:VCIB_DCUB enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C72:VCIB_DCUC enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C73:VCIB_DCUD enum: CIB.JA1MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C74:VCIB_DCUF enum: CIB.JA1MUX 0 enum: CIB.JA3MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC2MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C75:VCIB_DCU3 enum: CIB.JA5MUX 0 enum: CIB.JA7MUX 0 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JC0MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC6MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C76:VCIB_DCU2 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C77:VCIB_DCUG enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C78:VCIB_DCUH enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C79:VCIB_DCUI enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB7MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD6MUX 0 .tile CIB_R70C7:CIB_EFB1 arc: JA0 H02E0501 enum: CIB.JA3MUX 0 enum: CIB.JA4MUX 0 enum: CIB.JA5MUX 0 enum: CIB.JA6MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB4MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JB6MUX 0 enum: CIB.JC3MUX 0 enum: CIB.JC4MUX 0 enum: CIB.JC5MUX 0 enum: CIB.JD3MUX 0 enum: CIB.JD4MUX 0 enum: CIB.JD5MUX 0 enum: CIB.JB0MUX 0 .tile CIB_R70C80:VCIB_DCU1 enum: CIB.JB1MUX 0 enum: CIB.JB3MUX 0 enum: CIB.JB5MUX 0 enum: CIB.JD0MUX 0 enum: CIB.JD2MUX 0 .tile CIB_R70C87:CIB_PLL3 enum: CIB.JA3MUX 0 enum: CIB.JB3MUX 0 .tile CIB_R8C1:CIB_LR arc: E1_H01E0101 E3_H06W0203 arc: E1_H02E0001 E3_H06W0003 arc: E1_H02E0401 E3_H06W0203 arc: E1_H02E0501 S3_V06N0303 arc: E3_H06E0303 S3_V06N0303 arc: V01S0100 S3_V06N0303 .tile CIB_R9C1:CIB_LR arc: E1_H02E0301 N1_V01S0100 arc: E1_H02E0501 N1_V01S0100 arc: E1_H02E0601 E1_H01W0000 arc: E3_H06E0303 N1_V01S0100 .tile CIB_R9C89:CIB_LR arc: S1_V02S0701 H06E0203 .tile MIB_R0C40:TMID_0 arc: G_TDCC0CLKI G_JTRQPCLKCIB1 .tile MIB_R0C4:PIOT0 enum: PIOA.BASE_TYPE INPUT_LVCMOS33 enum: PIOA.HYSTERESIS ON .tile MIB_R0C7:PIOT1 enum: PIOB.BASE_TYPE INPUT_LVCMOS33 enum: PIOB.HYSTERESIS ON .tile MIB_R0C9:PIOT0 enum: PIOA.BASE_TYPE INPUT_LVCMOS33 enum: PIOA.HYSTERESIS ON .tile MIB_R10C0:BANKREF7 enum: BANK.VCCIO 3V3 .tile MIB_R10C12:EBR_SPINE_UL1 arc: G_VPTX0000 G_HPRX0000 .tile MIB_R10C40:CMUX_UL_0 arc: G_DCS0CLK0 G_VPFN0000 arc: G_ULPCLK0 G_VPFS0000 .tile MIB_R10C41:CMUX_UR_0 arc: G_DCS0CLK1 G_VPFN0000 arc: G_URPCLK0 G_VPFS0000 .tile MIB_R10C90:BANKREF2 enum: BANK.VCCIO 3V3 .tile MIB_R11C0:PICL0 arc: JDIA JPADDIA_PIO enum: PIOA.BASE_TYPE INPUT_LVCMOS33 enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R11C90:PICR0 arc: JDIB JPADDIB_PIO enum: PIOB.BASE_TYPE INPUT_LVCMOS33 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R12C0:PICL1 enum: PIOD.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOA.BASE_TYPE INPUT_LVCMOS33 enum: PIOA.HYSTERESIS ON enum: PIOC.BASE_TYPE INPUT_LVCMOS33 enum: PIOC.HYSTERESIS ON enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R12C90:PICR1 enum: PIOB.BASE_TYPE INPUT_LVCMOS33 enum: PIOB.HYSTERESIS ON enum: PIOD.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R13C0:PICL2 enum: PIOD.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOC.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R13C90:PICR2 enum: PIOD.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOC.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R14C0:PICL0 arc: JDIB JPADDIB_PIO enum: PIOB.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R14C90:PICR0 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R15C0:PICL1_DQS0 enum: PIOB.BASE_TYPE INPUT_LVCMOS33 enum: PIOB.HYSTERESIS ON enum: PIOD.BASE_TYPE INPUT_LVCMOS33 enum: PIOD.HYSTERESIS ON enum: PIOC.BASE_TYPE INPUT_LVCMOS33 enum: PIOC.HYSTERESIS ON .tile MIB_R15C90:PICR1_DQS0 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R16C0:PICL2_DQS1 enum: PIOD.BASE_TYPE INPUT_LVCMOS33 enum: PIOC.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R1C4:PICT0 enum: PIOA.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R1C7:PICT1 enum: PIOB.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R1C9:PICT0 enum: PIOA.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R45C90:PICR1 enum: PIOD.BASE_TYPE INPUT_LVCMOS33 enum: PIOD.HYSTERESIS ON .tile MIB_R46C90:MIB_CIB_LR_A enum: PIOD.BASE_TYPE INPUT_LVCMOS33 .tile MIB_R58C40:CMUX_LL_0 arc: G_DCS1CLK0 G_VPFN0000 arc: G_LLPCLK0 G_VPFS0000 .tile MIB_R58C41:CMUX_LR_0 arc: G_DCS1CLK1 G_VPFN0000 arc: G_LRPCLK0 G_VPFS0000 .tile MIB_R71C3:BANKREF8 enum: BANK.VCCIO 3V3 .tile MIB_R71C4:EFB0_PICB0 unknown: F54B1 unknown: F56B1 unknown: F82B1 unknown: F94B1 .tile MIB_R71C6:EFB2_PICB0 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOA.BASE_TYPE OUTPUT_LVCMOS33 .tile MIB_R71C7:EFB3_PICB1 enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33 enum: PIOB.BASE_TYPE OUTPUT_LVCMOS33 .tile R11C10:PLC2 arc: N1_V02N0001 W3_H06E0003 arc: N1_V02N0101 W1_H02E0101 arc: N1_V02N0201 W3_H06E0103 arc: N1_V02N0301 W3_H06E0003 arc: N1_V02N0401 S1_V02N0101 arc: N1_V02N0501 W3_H06E0303 arc: N1_V02N0701 H02W0701 .tile R11C11:PLC2 arc: E1_H01E0101 W3_H06E0203 arc: N1_V02N0001 H02W0001 arc: N1_V02N0101 H06E0103 arc: N1_V02N0501 W1_H02E0501 arc: N1_V02N0701 E1_H01W0100 arc: W1_H02W0401 E3_H06W0203 arc: W1_H02W0701 W3_H06E0203 arc: W3_H06W0103 E1_H01W0100 .tile R11C12:PLC2 arc: E3_H06E0003 W3_H06E0003 arc: H01W0100 W3_H06E0303 arc: N1_V02N0701 H01E0101 arc: W1_H02W0001 V02S0001 .tile R11C17:PLC2 arc: W3_H06W0203 E3_H06W0203 .tile R11C18:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R11C23:PLC2 arc: W3_H06W0203 E3_H06W0203 .tile R11C24:PLC2 arc: E3_H06E0103 W3_H06E0103 .tile R11C29:PLC2 arc: W3_H06W0203 E3_H06W0103 .tile R11C2:PLC2 arc: E1_H01E0001 E3_H06W0003 arc: E1_H02E0001 E1_H01W0000 arc: E1_H02E0101 V06S0103 arc: E1_H02E0201 E1_H01W0000 arc: E1_H02E0401 V06S0203 arc: E1_H02E0701 N1_V02S0701 arc: H00L0100 V02N0101 arc: H00R0000 V02S0601 arc: S1_V02S0001 E3_H06W0003 arc: W1_H02W0001 E1_H02W0001 arc: A0 E1_H02W0701 arc: A1 E1_H01E0001 arc: B0 H02W0301 arc: B1 H02E0301 arc: C0 H00L0100 arc: CLK0 G_HPBX0000 arc: D0 H00R0000 arc: D1 F0 arc: F0 F0_SLICE arc: F1 F1_SLICE arc: H01W0100 Q4 arc: LSR0 E1_H02W0501 arc: M4 E1_H02W0401 arc: MUXCLK2 CLK0 arc: MUXLSR2 LSR0 arc: N1_V02N0101 F1 word: SLICEA.K1.INIT 1001100100000000 word: SLICEA.K0.INIT 1000100000001000 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEA.C1MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R11C30:PLC2 arc: E3_H06E0103 W3_H06E0103 .tile R11C35:PLC2 arc: W3_H06W0103 E3_H06W0003 .tile R11C36:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R11C3:PLC2 arc: E1_H02E0001 W1_H02E0001 arc: E1_H02E0501 V01N0101 arc: E1_H02E0701 N1_V02S0701 arc: H00L0100 N1_V02S0101 arc: H00R0000 N1_V02S0601 arc: N1_V02N0401 H01E0001 arc: S1_V02S0101 E1_H01W0100 arc: S1_V02S0601 E1_H01W0000 arc: V00B0000 H02E0401 arc: V00B0100 E1_H02W0501 arc: W1_H02W0301 V06S0003 arc: A0 V02N0701 arc: A1 V02N0701 arc: A3 W1_H02E0501 arc: B0 F3 arc: B1 F3 arc: B3 H02E0101 arc: C0 H00L0100 arc: C1 H00L0100 arc: C3 H00R0100 arc: CE0 E1_H02W0101 arc: CE1 E1_H02W0101 arc: CE3 S1_V02N0601 arc: CLK0 G_HPBX0000 arc: D0 V02S0001 arc: D1 V02S0001 arc: D3 V02S0201 arc: E1_H01E0001 F0 arc: E1_H02E0201 Q2 arc: E3_H06E0303 Q5 arc: F0 F5A_SLICE arc: F3 F3_SLICE arc: H00R0100 Q7 arc: H01W0000 Q5 arc: M0 V00B0100 arc: M1 H02E0001 arc: M2 V00B0000 arc: M5 H00R0000 arc: M7 H02E0201 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q5 arc: N1_V01N0101 Q5 arc: N1_V02N0701 Q5 arc: V01S0100 Q1 word: SLICEA.K0.INIT 0110001101101100 word: SLICEA.K1.INIT 1001110010010011 word: SLICEB.K1.INIT 0101100101101010 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ .tile R11C41:PLC2 arc: W3_H06W0003 E3_H06W0303 .tile R11C42:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R11C47:PLC2 arc: W3_H06W0303 E3_H06W0203 .tile R11C48:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R11C4:PLC2 arc: E1_H02E0001 V02S0001 arc: E1_H02E0101 V01N0101 arc: E1_H02E0201 V06S0103 arc: E1_H02E0401 V06S0203 arc: E1_H02E0501 N1_V02S0501 arc: E1_H02E0701 V02S0701 arc: E3_H06E0003 V01N0001 arc: E3_H06E0103 V01N0101 arc: E3_H06E0203 W1_H02E0701 arc: H00L0100 W1_H02E0101 arc: H00R0100 H02E0701 arc: N1_V02N0001 E1_H01W0000 arc: N1_V02N0101 E1_H01W0100 arc: N1_V02N0201 E1_H02W0201 arc: N1_V02N0301 H06W0003 arc: N1_V02N0401 S1_V02N0101 arc: N1_V02N0501 E1_H02W0501 arc: N1_V02N0601 E1_H01W0000 arc: V00B0000 V02N0001 arc: W1_H02W0401 H01E0001 arc: W1_H02W0501 V02N0501 arc: W1_H02W0701 E1_H01W0100 arc: A0 H02E0501 arc: A1 H02E0501 arc: B0 F3 arc: B1 W1_H02E0101 arc: B3 N1_V02S0101 arc: C0 H00L0100 arc: C1 N1_V01S0100 arc: C3 V02S0401 arc: CLK0 G_HPBX0000 arc: D0 V02S0201 arc: D1 V00T0100 arc: D3 H02E0201 arc: E1_H01E0001 Q2 arc: E1_H02E0301 Q1 arc: E3_H06E0303 Q5 arc: F0 F5A_SLICE arc: F3 F3_SLICE arc: H00R0000 Q4 arc: H01W0000 Q4 arc: H01W0100 Q1 arc: LSR0 E1_H02W0501 arc: LSR1 E1_H02W0501 arc: M0 H02W0601 arc: M1 H00R0100 arc: M2 V00T0000 arc: M4 V00B0000 arc: M5 H00R0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXLSR0 LSR0 arc: MUXLSR1 LSR1 arc: MUXLSR2 LSR1 arc: N1_V01N0001 Q4 arc: N1_V01N0101 Q1 arc: S1_V02S0301 Q1 arc: S1_V02S0701 Q5 arc: V00T0000 F0 arc: V00T0100 F3 arc: V01S0000 Q5 arc: V01S0100 Q4 arc: W1_H02W0001 Q2 word: SLICEA.K0.INIT 0110001101101100 word: SLICEA.K1.INIT 1011100001000111 word: SLICEB.K1.INIT 0000001111001111 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEB.A1MUX 1 enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R11C53:PLC2 arc: W3_H06W0203 E3_H06W0103 .tile R11C54:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R11C59:PLC2 arc: W3_H06W0103 E3_H06W0103 .tile R11C5:PLC2 arc: E1_H02E0301 V06S0003 arc: E1_H02E0401 V06S0203 arc: E1_H02E0501 S1_V02N0501 arc: H00L0000 H02E0001 arc: H00L0100 S1_V02N0301 arc: H00R0000 H02E0401 arc: N1_V02N0001 W1_H02E0001 arc: N1_V02N0101 E3_H06W0103 arc: N1_V02N0201 H02E0201 arc: N1_V02N0401 V01N0001 arc: N1_V02N0501 S1_V02N0401 arc: N1_V02N0601 S1_V02N0301 arc: N1_V02N0701 E1_H02W0701 arc: V00B0000 V02S0001 arc: W1_H02W0101 E1_H02W0001 arc: A5 N1_V02S0101 arc: A6 V02N0301 arc: A7 N1_V02S0101 arc: B3 V02N0101 arc: B5 V00B0100 arc: B6 V02S0501 arc: C3 N1_V01N0001 arc: C5 E1_H01E0101 arc: C6 V01N0101 arc: C7 H01E0001 arc: CE0 H00L0100 arc: CE1 H00R0000 arc: CE2 H00L0100 arc: CLK0 G_HPBX0000 arc: D3 V02S0201 arc: D5 V02S0601 arc: D6 H00R0100 arc: D7 V00B0000 arc: E1_H01E0001 Q7 arc: E1_H01E0101 F3 arc: E3_H06E0203 Q7 arc: F3 F3_SLICE arc: F5 F5_SLICE arc: F6 F6_SLICE arc: F7 F7_SLICE arc: H00R0100 F7 arc: H01W0000 Q7 arc: H01W0100 Q7 arc: M1 H02W0001 arc: M3 H00L0000 arc: M5 H02E0001 arc: M7 H02E0201 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q3 arc: N1_V02N0301 Q1 arc: V00B0100 Q5 arc: V01S0100 Q7 arc: W1_H02W0501 F5 arc: W1_H02W0601 F6 word: SLICED.K0.INIT 0001101111100100 word: SLICEB.K1.INIT 0000110000111111 word: SLICED.K1.INIT 1111000010100101 word: SLICEC.K1.INIT 1101001010000111 enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEB.A1MUX 1 enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICED.B1MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ .tile R11C60:PLC2 arc: E3_H06E0103 W3_H06E0103 .tile R11C65:PLC2 arc: W3_H06W0103 E3_H06W0103 .tile R11C66:PLC2 arc: E3_H06E0103 W3_H06E0103 .tile R11C6:PLC2 arc: E1_H02E0001 W1_H02E0501 arc: E1_H02E0101 W1_H02E0101 arc: E1_H02E0201 W1_H02E0701 arc: E1_H02E0501 V02N0501 arc: E3_H06E0303 W1_H02E0501 arc: N1_V02N0001 H01E0001 arc: N1_V02N0201 V01N0001 arc: N1_V02N0401 H02E0401 arc: N1_V02N0601 H06E0303 arc: S1_V02S0301 W1_H02E0301 arc: V00T0100 H02W0301 arc: W1_H02W0001 S1_V02N0001 arc: W1_H02W0201 V06S0103 arc: W1_H02W0501 V02N0501 arc: A7 N1_V02S0301 arc: B0 V00T0000 arc: B7 V02S0501 arc: C0 E1_H01W0000 arc: C7 V00T0100 arc: CLK0 G_HPBX0000 arc: D0 V00B0100 arc: D7 E1_H01W0100 arc: E3_H06E0003 Q0 arc: F0 F0_SLICE arc: F7 F7_SLICE arc: LSR1 H02E0501 arc: MUXCLK0 CLK0 arc: MUXLSR0 LSR1 arc: V00B0100 F7 arc: V00T0000 Q0 word: SLICEA.K0.INIT 1100001100111100 word: SLICED.K1.INIT 0001101111100100 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R11C71:PLC2 arc: W3_H06W0103 E3_H06W0003 .tile R11C72:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R11C77:PLC2 arc: W3_H06W0003 E3_H06W0303 .tile R11C78:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R11C7:PLC2 arc: H00L0000 V02S0001 arc: H00L0100 H02W0301 arc: H00R0000 V02S0401 arc: N1_V02N0001 H02E0001 arc: N1_V02N0101 H06E0103 arc: N1_V02N0601 W3_H06E0303 arc: N1_V02N0701 H06E0203 arc: V00B0100 V02S0101 arc: W1_H02W0001 V06S0003 arc: W1_H02W0701 V02S0701 arc: W3_H06W0003 E1_H01W0000 arc: A0 F7 arc: A7 Q7 arc: B0 V00B0000 arc: B4 H02W0101 arc: B7 W1_H02E0301 arc: C0 V02N0601 arc: C4 H02W0601 arc: CE1 H00L0000 arc: CE2 H00R0000 arc: CE3 H00L0100 arc: CLK0 G_HPBX0000 arc: D0 V02S0201 arc: D4 H02E0201 arc: D7 V02S0601 arc: F0 F0_SLICE arc: F4 F4_SLICE arc: F7 F7_SLICE arc: H01W0000 F0 arc: H01W0100 F4 arc: M3 E1_H02W0201 arc: M4 V00B0100 arc: M7 E1_H01W0000 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: V00B0000 Q4 arc: W1_H02W0301 Q3 word: SLICEA.K0.INIT 0110010101101010 word: SLICEC.K0.INIT 0000110000111111 word: SLICED.K1.INIT 0100010001110111 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.A0MUX 1 enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICED.C1MUX 1 .tile R11C83:PLC2 arc: W3_H06W0303 E3_H06W0303 .tile R11C84:PLC2 arc: E1_H02E0601 W3_H06E0303 .tile R11C86:PLC2 arc: E3_H06E0303 W1_H02E0601 .tile R11C87:PLC2 arc: E1_H02E0501 V06S0303 .tile R11C8:PLC2 arc: E1_H02E0101 W1_H02E0001 arc: H00L0000 H02W0001 arc: N1_V02N0101 W1_H02E0101 arc: N1_V02N0401 H06E0203 arc: N1_V02N0601 S1_V02N0301 arc: N1_V02N0701 H06E0203 arc: W1_H02W0101 V06S0103 arc: W1_H02W0301 S1_V02N0301 arc: A0 W1_H02E0501 arc: C0 H02W0401 arc: CE2 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 V02S0001 arc: E1_H01E0001 Q1 arc: E1_H01E0101 Q1 arc: E3_H06E0103 Q1 arc: F0 F0_SLICE arc: H01W0000 Q1 arc: M1 V01S0100 arc: M4 E1_H01E0101 arc: MUXCLK0 CLK0 arc: MUXCLK2 CLK0 arc: N1_V01N0101 Q1 arc: V01S0100 Q0 arc: W1_H02W0601 Q4 arc: W3_H06W0003 Q0 word: SLICEA.K0.INIT 1111010110100000 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.B0MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R11C9:PLC2 arc: E1_H02E0501 W3_H06E0303 arc: N1_V02N0501 W3_H06E0303 arc: W1_H02W0001 V06S0003 arc: W1_H02W0201 H01E0001 arc: W1_H02W0401 E1_H02W0401 .tile R12C10:PLC2 arc: E1_H01E0001 W3_H06E0003 arc: N1_V02N0201 W3_H06E0103 arc: N1_V02N0401 H06E0203 arc: N1_V02N0501 H06E0303 arc: N1_V02N0701 H06E0203 arc: W1_H02W0101 V02N0101 arc: W1_H02W0501 W3_H06E0303 .tile R12C11:PLC2 arc: N1_V02N0001 H06E0003 arc: N1_V02N0401 H01E0001 arc: N1_V02N0701 W3_H06E0203 arc: W1_H02W0401 W3_H06E0203 .tile R12C12:PLC2 arc: N1_V02N0301 H06E0003 arc: N1_V02N0701 W3_H06E0203 .tile R12C2:PLC2 arc: E1_H02E0001 S1_V02N0001 arc: N1_V02N0101 E1_H02W0101 arc: A0 E1_H02W0501 arc: C0 V02N0601 arc: CLK0 G_HPBX0000 arc: D0 V02S0001 arc: E1_H01E0101 Q0 arc: F0 F0_SLICE arc: MUXCLK0 CLK0 arc: N1_V02N0001 Q0 arc: N1_V02N0201 Q0 word: SLICEA.K0.INIT 1111010110100000 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.B0MUX 1 .tile R12C3:PLC2 arc: H00R0000 V02S0601 arc: N1_V02N0401 E1_H01W0000 arc: N1_V02N0501 H01E0101 arc: N1_V02N0701 N1_V01S0100 arc: V00B0100 V02S0101 arc: V00T0000 S1_V02N0401 arc: A1 F5 arc: A5 V00B0000 arc: B1 E1_H01W0100 arc: B5 V01S0000 arc: C5 H02W0601 arc: CE0 V02N0201 arc: CLK0 G_HPBX0000 arc: D1 V00B0100 arc: D5 V02S0601 arc: E1_H01E0101 Q6 arc: E1_H02E0101 F1 arc: E1_H02E0501 Q5 arc: E1_H02E0601 Q6 arc: E3_H06E0303 Q5 arc: F1 F1_SLICE arc: F5 F5_SLICE arc: M0 V00T0000 arc: M5 H00R0000 arc: M6 H02W0401 arc: MUXCLK0 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0101 Q0 arc: V00B0000 Q6 arc: V01S0000 Q5 word: SLICEA.K1.INIT 1000100000100010 word: SLICEC.K1.INIT 1100010011110101 enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEA.C1MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ .tile R12C4:PLC2 arc: E1_H02E0401 S1_V02N0401 arc: E1_H02E0501 S1_V02N0501 arc: E1_H02E0601 N1_V01S0000 arc: E3_H06E0103 H01E0101 arc: H00L0000 W1_H02E0001 arc: H00L0100 V02S0301 arc: H00R0100 H02E0501 arc: N1_V02N0001 E1_H02W0001 arc: N1_V02N0501 S1_V02N0501 arc: V00B0000 E1_H02W0401 arc: V00B0100 E1_H02W0501 arc: V00T0100 H02E0101 arc: W1_H02W0401 N1_V01S0000 arc: W1_H02W0501 S1_V02N0501 arc: W1_H02W0601 N1_V01S0000 arc: A0 E1_H02W0701 arc: A2 V02S0701 arc: A5 F7 arc: A7 N1_V01S0100 arc: B0 V00B0000 arc: B2 E1_H02W0101 arc: B5 H02W0101 arc: B7 V01S0000 arc: C0 N1_V01N0001 arc: C2 H02E0601 arc: C5 V00T0000 arc: C7 E1_H02W0401 arc: CE2 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 Q0 arc: D2 E1_H02W0001 arc: D5 F2 arc: D7 H00R0100 arc: E1_H01E0001 Q3 arc: E1_H01E0101 Q5 arc: E1_H02E0001 Q2 arc: E1_H02E0301 Q1 arc: E3_H06E0003 Q3 arc: E3_H06E0303 Q5 arc: F0 F0_SLICE arc: F2 F2_SLICE arc: F4 F5C_SLICE arc: F7 F7_SLICE arc: H00R0000 F4 arc: H01W0000 Q5 arc: H01W0100 Q3 arc: M0 V00B0000 arc: M1 W1_H02E0001 arc: M2 V00B0100 arc: M3 H00L0100 arc: M4 V00T0100 arc: M5 H00R0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: N1_V01N0001 Q2 arc: N1_V01N0101 Q0 arc: N1_V02N0301 Q1 arc: N1_V02N0701 Q5 arc: V00T0000 F0 arc: V01S0000 Q0 arc: V01S0100 Q1 arc: W1_H02W0101 Q1 word: SLICED.K1.INIT 1000101011001111 word: SLICEA.K0.INIT 1100010011110101 word: SLICEC.K1.INIT 1000000000000000 word: SLICEC.K0.INIT 0000000000000000 word: SLICEB.K0.INIT 1100010000110001 enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.A0MUX 1 enum: SLICEC.B0MUX 1 enum: SLICEC.C0MUX 1 enum: SLICEC.D0MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R12C5:PLC2 arc: E1_H02E0601 E1_H01W0000 arc: E3_H06E0103 N1_V01S0100 arc: H00R0000 H02E0401 arc: H00R0100 S1_V02N0701 arc: N1_V02N0001 H01E0001 arc: N1_V02N0101 H01E0101 arc: N1_V02N0201 H02W0201 arc: N1_V02N0301 H01E0101 arc: N1_V02N0401 H01E0001 arc: N1_V02N0501 W1_H02E0501 arc: V00T0000 V02N0601 arc: V00T0100 H02E0301 arc: A3 V00B0000 arc: A4 H02W0501 arc: B3 E1_H01W0100 arc: C3 E1_H01W0000 arc: CE1 H00R0000 arc: CLK0 G_HPBX0000 arc: D3 V00B0100 arc: D4 H02E0001 arc: E1_H01E0101 Q6 arc: E1_H02E0401 Q6 arc: E1_H02E0501 Q7 arc: E3_H06E0203 Q7 arc: F0 F5A_SLICE arc: F1 FXA_SLICE arc: F2 F5B_SLICE arc: F4 F4_SLICE arc: M0 V00T0100 arc: M1 V01S0100 arc: M2 V00T0100 arc: M3 H00R0100 arc: M6 V00T0000 arc: M7 E1_H02W0201 arc: MUXCLK1 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q7 arc: N1_V01N0101 Q3 arc: N1_V02N0601 Q6 arc: V00B0000 Q6 arc: V00B0100 Q7 arc: V01S0000 Q6 arc: V01S0100 F4 arc: W1_H02W0101 F1 word: SLICEA.K0.INIT 0000000000000000 word: SLICEA.K1.INIT 0000000000000000 word: SLICEB.K0.INIT 0000000000000000 word: SLICEB.K1.INIT 1000010000100001 word: SLICEC.K0.INIT 0101010100000000 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.B0MUX 1 enum: SLICEA.C0MUX 1 enum: SLICEA.D0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEA.A1MUX 1 enum: SLICEA.B1MUX 1 enum: SLICEA.C1MUX 1 enum: SLICEA.D1MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEB.B0MUX 1 enum: SLICEB.C0MUX 1 enum: SLICEB.D0MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.B0MUX 1 enum: SLICEC.C0MUX 1 enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R12C6:PLC2 arc: H00L0100 V02S0301 arc: N1_V02N0001 W1_H02E0001 arc: N1_V02N0101 H01E0101 arc: N1_V02N0201 S1_V02N0201 arc: N1_V02N0301 W1_H02E0301 arc: N1_V02N0501 W1_H02E0501 arc: N1_V02N0601 S1_V02N0601 arc: V00T0000 H02W0201 arc: W1_H02W0101 E1_H01W0100 arc: W1_H02W0201 E1_H01W0000 arc: CLK0 G_HPBX0000 arc: E1_H01E0001 Q7 arc: E1_H01E0101 Q2 arc: E1_H02E0201 Q2 arc: E3_H06E0203 Q4 arc: H01W0000 Q0 arc: H01W0100 Q7 arc: LSR0 W1_H02E0501 arc: LSR1 W1_H02E0501 arc: M0 W1_H02E0601 arc: M2 V00T0000 arc: M4 V00B0100 arc: M5 V01S0000 arc: M7 H00L0100 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: MUXLSR0 LSR1 arc: MUXLSR1 LSR0 arc: MUXLSR2 LSR0 arc: MUXLSR3 LSR0 arc: N1_V01N0001 Q4 arc: N1_V02N0701 Q5 arc: V00B0100 Q5 arc: V01S0000 Q0 arc: W1_H02W0001 Q2 arc: W1_H02W0401 Q4 arc: W1_H02W0501 Q5 arc: W1_H02W0701 Q5 enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R12C7:PLC2 arc: E3_H06E0203 W1_H02E0401 arc: E3_H06E0303 W1_H02E0601 arc: N1_V02N0001 H06E0003 arc: N1_V02N0201 H06E0103 arc: N1_V02N0401 H01E0001 arc: N1_V02N0501 W1_H02E0501 arc: N1_V02N0601 H06E0303 arc: N1_V02N0701 H01E0101 arc: W1_H02W0201 H01E0001 arc: CLK0 G_HPBX0000 arc: E1_H01E0001 Q7 arc: E1_H02E0701 Q7 arc: H01W0000 Q7 arc: H01W0100 Q7 arc: M7 H02E0201 arc: MUXCLK3 CLK0 enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R12C87:PLC2 arc: E1_H02E0501 V06S0303 .tile R12C8:PLC2 arc: E3_H06E0003 H01E0001 arc: N1_V02N0001 H01E0001 arc: N1_V02N0201 H06E0103 arc: N1_V02N0501 E1_H02W0501 .tile R12C9:PLC2 arc: E3_H06E0003 W3_H06E0303 arc: N1_V02N0101 H02W0101 arc: N1_V02N0401 E1_H02W0401 arc: N1_V02N0501 W3_H06E0303 arc: N1_V02N0601 W3_H06E0303 arc: N1_V02N0701 W1_H02E0701 .tile R13C10:PLC2 arc: H01W0000 W3_H06E0103 arc: N1_V02N0101 W3_H06E0103 arc: N3_V06N0003 W3_H06E0003 arc: N3_V06N0303 W3_H06E0303 .tile R13C2:PLC2 arc: N1_V02N0601 H02E0601 arc: A0 E1_H02W0501 arc: C0 V02N0401 arc: CLK0 G_HPBX0000 arc: D0 V02N0001 arc: E3_H06E0003 Q0 arc: F0 F0_SLICE arc: MUXCLK0 CLK0 arc: N3_V06N0003 Q0 word: SLICEA.K0.INIT 1111010110100000 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.B0MUX 1 .tile R13C3:PLC2 arc: N1_V02N0201 V01N0001 arc: N1_V02N0601 V01N0001 .tile R13C4:PLC2 arc: E1_H02E0501 V02N0501 arc: E3_H06E0003 N1_V01S0000 arc: E3_H06E0103 N1_V01S0100 arc: E3_H06E0303 N1_V01S0100 arc: N1_V02N0101 N1_V01S0100 arc: W1_H02W0501 V02N0501 .tile R13C5:PLC2 arc: N1_V02N0301 H06E0003 arc: N1_V02N0401 N1_V01S0000 arc: N1_V02N0501 H02E0501 arc: N1_V02N0601 H02W0601 .tile R13C6:PLC2 arc: N1_V02N0001 H06W0003 arc: W1_H02W0601 N1_V01S0000 .tile R13C7:PLC2 arc: N3_V06N0303 H06E0303 .tile R13C8:PLC2 arc: N1_V02N0301 W3_H06E0003 arc: N3_V06N0003 W3_H06E0003 .tile R13C9:PLC2 arc: W3_H06W0003 E1_H01W0000 .tile R14C2:PLC2 arc: E1_H02E0401 N3_V06S0203 arc: N1_V02N0001 N3_V06S0003 arc: N1_V02N0401 S1_V02N0101 .tile R14C3:PLC2 arc: N1_V01N0001 N3_V06S0003 arc: N1_V02N0401 H02E0401 .tile R14C4:PLC2 arc: N1_V02N0401 N3_V06S0203 arc: N1_V02N0501 H06E0303 .tile R14C5:PLC2 arc: N1_V02N0701 N3_V06S0203 .tile R14C6:PLC2 arc: N1_V02N0201 N3_V06S0103 arc: N1_V02N0601 N3_V06S0303 .tile R15C6:PLC2 arc: S3_V06S0203 N3_V06S0103 arc: S3_V06S0303 N3_V06S0203 .tile R16C2:PLC2 arc: N1_V02N0101 H01E0101 .tile R20C31:PLC2 word: SLICEB.K0.INIT 1111111111111111 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEB.B0MUX 1 enum: SLICEB.C0MUX 1 enum: SLICEB.D0MUX 1 .tile R21C6:PLC2 arc: S3_V06S0003 N3_V06S0303 arc: S3_V06S0303 N3_V06S0203 .tile R27C6:PLC2 arc: S3_V06S0003 N3_V06S0303 arc: S3_V06S0103 N3_V06S0003 .tile R33C6:PLC2 arc: S3_V06S0003 N3_V06S0003 arc: S3_V06S0203 N3_V06S0103 .tile R39C6:PLC2 arc: S3_V06S0103 N3_V06S0003 arc: S3_V06S0203 N3_V06S0203 .tile R3C46:PLC2 arc: N1_V02N0001 S1_V02N0001 .tile R45C6:PLC2 arc: S3_V06S0203 N3_V06S0103 arc: S3_V06S0303 N3_V06S0203 .tile R51C6:PLC2 arc: S3_V06S0203 N3_V06S0203 arc: S3_V06S0303 N3_V06S0303 .tile R57C6:PLC2 arc: S3_V06S0003 N3_V06S0303 arc: S3_V06S0303 N3_V06S0203 .tile R5C13:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R5C19:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R5C25:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R5C31:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R5C37:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R5C43:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R5C46:PLC2 arc: N1_V02N0001 H06E0003 .tile R5C7:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R63C6:PLC2 arc: S3_V06S0103 N3_V06S0003 arc: S3_V06S0303 N3_V06S0303 .tile R69C10:PLC2 word: SLICEA.K0.INIT 0000000000000000 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.B0MUX 1 enum: SLICEA.C0MUX 1 enum: SLICEA.D0MUX 1 .tile R69C6:PLC2 arc: S1_V02S0201 N3_V06S0103 arc: V01S0100 N3_V06S0303 .tile R7C2:PLC2 arc: E1_H02E0001 V02N0001 arc: S1_V02S0001 S3_V06N0003 .tile R7C3:PLC2 arc: E1_H02E0101 N3_V06S0103 arc: S1_V02S0201 V01N0001 arc: S1_V02S0601 E1_H01W0000 .tile R7C4:PLC2 arc: S1_V02S0001 V01N0001 arc: B0 H02E0101 arc: C0 S1_V02N0601 arc: CLK0 G_HPBX0000 arc: D0 W1_H02E0001 arc: F0 F0_SLICE arc: H01W0000 Q0 arc: MUXCLK0 CLK0 arc: V01S0000 Q0 word: SLICEA.K0.INIT 1100111111000000 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 .tile R7C6:PLC2 arc: S1_V02S0401 V01N0001 .tile R7C7:PLC2 arc: S1_V02S0001 H02W0001 arc: S1_V02S0301 N3_V06S0003 arc: S1_V02S0601 S3_V06N0303 .tile R7C8:PLC2 arc: S1_V02S0101 N3_V06S0103 arc: W1_H02W0001 S3_V06N0003 .tile R8C10:PLC2 arc: S1_V02S0401 W1_H02E0401 arc: S1_V02S0601 H06E0303 arc: S1_V02S0701 W3_H06E0203 .tile R8C11:PLC2 arc: S1_V02S0301 H06E0003 arc: S1_V02S0501 W3_H06E0303 arc: S1_V02S0601 W3_H06E0303 arc: S1_V02S0701 H06E0203 .tile R8C12:PLC2 arc: S1_V02S0401 W3_H06E0203 arc: S1_V02S0501 W3_H06E0303 arc: S1_V02S0601 E1_H01W0000 .tile R8C13:PLC2 arc: H01W0000 W3_H06E0103 .tile R8C15:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R8C21:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R8C27:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R8C2:PLC2 arc: E1_H02E0001 V02S0001 arc: E1_H02E0401 S1_V02N0401 arc: H00L0000 S1_V02N0201 arc: N1_V02N0001 S1_V02N0001 arc: S1_V02S0001 H02E0001 arc: S1_V02S0201 E1_H01W0000 arc: S1_V02S0301 E3_H06W0003 arc: S3_V06S0003 E3_H06W0003 arc: V00B0000 V02S0001 arc: V00T0000 H02E0001 arc: A1 F7 arc: A2 F5 arc: A4 V00T0100 arc: A5 N1_V01N0101 arc: A6 S1_V02N0101 arc: A7 H00R0000 arc: B1 E1_H01W0100 arc: B2 H01W0100 arc: B4 H00L0000 arc: B5 H00R0000 arc: B6 H01E0101 arc: B7 V01S0000 arc: C1 N1_V01N0001 arc: C2 V02N0401 arc: C4 V02N0001 arc: C5 V02S0001 arc: C6 V02N0201 arc: C7 S1_V02N0001 arc: CE1 E1_H02W0101 arc: CLK0 G_HPBX0000 arc: D1 V02S0001 arc: D2 F0 arc: D4 E1_H02W0201 arc: D5 H02E0001 arc: D6 E1_H02W0201 arc: D7 H02E0001 arc: E1_H01E0001 F6 arc: E1_H02E0101 Q1 arc: E1_H02E0201 Q2 arc: E1_H02E0601 Q4 arc: E3_H06E0103 Q2 arc: E3_H06E0203 Q4 arc: E3_H06E0303 Q6 arc: F0 F5A_SLICE arc: F2 F2_SLICE arc: F4 F4_SLICE arc: F5 F5_SLICE arc: F6 F6_SLICE arc: F7 F7_SLICE arc: H00R0000 Q6 arc: H01W0100 F4 arc: M0 H02W0601 arc: M1 H00L0000 arc: M4 V00B0000 arc: M6 V00T0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q4 arc: N1_V01N0101 Q4 arc: S1_V02S0401 Q6 arc: S3_V06S0103 Q2 arc: S3_V06S0203 Q4 arc: V00T0100 Q1 arc: V01S0000 Q1 arc: V01S0100 Q2 word: SLICEA.K0.INIT 0000000000000000 word: SLICEA.K1.INIT 1000100000001000 word: SLICEC.K1.INIT 1010111100100011 word: SLICEC.K0.INIT 1011000010111011 word: SLICEB.K0.INIT 1000000000000000 word: SLICED.K0.INIT 1011101100001011 word: SLICED.K1.INIT 1010001011110011 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.B0MUX 1 enum: SLICEA.C0MUX 1 enum: SLICEA.D0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 1 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R8C33:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R8C39:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R8C3:PLC2 arc: E1_H02E0201 V01N0001 arc: E1_H02E0701 V02N0701 arc: H00R0000 H02W0601 arc: H00R0100 S1_V02N0701 arc: V00T0000 V02N0601 arc: W1_H02W0601 H01E0001 arc: A0 V02N0701 arc: B0 V00T0000 arc: C0 W1_H02E0401 arc: C4 V02N0201 arc: CLK0 G_HPBX0000 arc: D0 Q0 arc: D4 V02S0601 arc: E1_H01E0101 Q0 arc: E1_H02E0001 Q0 arc: E1_H02E0101 Q1 arc: E3_H06E0003 Q0 arc: E3_H06E0103 Q1 arc: E3_H06E0203 Q7 arc: F0 F0_SLICE arc: F4 F4_SLICE arc: H01W0000 Q7 arc: H01W0100 F4 arc: LSR0 W1_H02E0501 arc: LSR1 W1_H02E0501 arc: M1 H00R0000 arc: M4 V00B0100 arc: M7 H00R0100 arc: MUXCLK0 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: MUXLSR0 LSR0 arc: MUXLSR2 LSR1 arc: MUXLSR3 LSR1 arc: N1_V01N0001 Q4 arc: S1_V02S0701 Q7 arc: S3_V06S0003 Q0 arc: V00B0100 Q7 arc: V01S0000 Q4 arc: V01S0100 Q0 word: SLICEA.K0.INIT 0110100110010110 word: SLICEC.K0.INIT 1111000000001111 enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET SET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.A0MUX 1 enum: SLICEC.B0MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R8C45:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R8C4:PLC2 arc: E1_H02E0001 N1_V01S0000 arc: E1_H02E0101 W1_H02E0001 arc: E1_H02E0301 W1_H02E0201 arc: E1_H02E0401 W1_H02E0401 arc: E1_H02E0701 H01E0101 arc: E3_H06E0303 V01N0101 arc: H00L0000 W1_H02E0001 arc: H00L0100 W1_H02E0101 arc: H00R0000 H02W0401 arc: H00R0100 H02E0701 arc: S1_V02S0101 E1_H02W0101 arc: S1_V02S0201 H06W0103 arc: S1_V02S0401 H06W0203 arc: S1_V02S0501 E1_H02W0501 arc: S1_V02S0601 W1_H02E0601 arc: S3_V06S0103 H01E0101 arc: S3_V06S0203 H06W0203 arc: V00B0100 V02N0101 arc: W1_H02W0101 H01E0101 arc: W1_H02W0201 E1_H02W0201 arc: A3 E1_H02W0701 arc: A4 V02N0301 arc: A5 V02N0301 arc: B3 E1_H02W0101 arc: B4 V02N0501 arc: B5 V02N0701 arc: C3 H00R0100 arc: C4 E1_H02W0601 arc: C5 E1_H02W0601 arc: CE2 H00L0000 arc: CLK0 G_HPBX0000 arc: D3 V00T0100 arc: D4 E1_H01W0100 arc: D5 E1_H01W0100 arc: E1_H01E0001 F1 arc: E3_H06E0203 Q7 arc: F0 F5A_SLICE arc: F1 FXA_SLICE arc: F2 F5B_SLICE arc: F4 F5C_SLICE arc: M0 W1_H02E0601 arc: M1 H00R0000 arc: M2 W1_H02E0601 arc: M3 H00R0100 arc: M4 V00B0100 arc: M5 H00L0100 arc: M7 H02E0201 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q5 arc: S1_V02S0301 Q3 arc: V00T0100 Q3 arc: V01S0000 Q3 arc: V01S0100 Q7 arc: W1_H02W0601 F4 word: SLICEC.K0.INIT 0010011111011000 word: SLICEC.K1.INIT 1101100000100111 word: SLICEA.K0.INIT 0000000000000000 word: SLICEA.K1.INIT 0000000000000000 word: SLICEB.K0.INIT 0000000000000000 word: SLICEB.K1.INIT 1001000000001001 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.B0MUX 1 enum: SLICEA.C0MUX 1 enum: SLICEA.D0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEA.A1MUX 1 enum: SLICEA.B1MUX 1 enum: SLICEA.C1MUX 1 enum: SLICEA.D1MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEB.B0MUX 1 enum: SLICEB.C0MUX 1 enum: SLICEB.D0MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R8C51:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R8C57:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R8C5:PLC2 arc: H00L0000 W1_H02E0001 arc: H00L0100 H02W0301 arc: H00R0100 S1_V02N0501 arc: S1_V02S0001 H02E0001 arc: S1_V02S0101 H06E0103 arc: S1_V02S0201 E1_H02W0201 arc: S1_V02S0301 E1_H01W0100 arc: S1_V02S0501 H06E0303 arc: S1_V02S0701 H02E0701 arc: S3_V06S0203 H06E0203 arc: V00B0000 H02W0401 arc: V00B0100 V02N0301 arc: V00T0100 W1_H02E0101 arc: A0 H00L0100 arc: A3 H01E0001 arc: A4 N1_V01N0101 arc: A5 Q5 arc: B0 E1_H02W0101 arc: B3 H00R0000 arc: B4 H02W0301 arc: B5 H02E0301 arc: C0 V02N0401 arc: C3 E1_H01W0000 arc: C4 V02N0001 arc: C5 V00T0100 arc: C6 Q6 arc: CE0 H02E0101 arc: CE2 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 E1_H02W0001 arc: D3 F0 arc: D4 E1_H02W0001 arc: D5 H00R0100 arc: D6 V02N0601 arc: E1_H01E0001 Q6 arc: E1_H02E0401 Q6 arc: E3_H06E0003 Q0 arc: E3_H06E0303 Q6 arc: F0 F0_SLICE arc: F2 F5B_SLICE arc: F4 F4_SLICE arc: F5 F5_SLICE arc: F6 F6_SLICE arc: H00R0000 F4 arc: H01W0100 F5 arc: M0 V00T0000 arc: M2 V00B0000 arc: M5 H02W0001 arc: M6 V00B0100 arc: MUXCLK0 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0101 Q6 arc: S3_V06S0003 Q0 arc: V00T0000 F2 arc: V01S0000 Q0 arc: V01S0100 Q0 arc: W1_H02W0401 F6 word: SLICEC.K1.INIT 0100101101111000 word: SLICEC.K0.INIT 1100010011110101 word: SLICEB.K0.INIT 0000000000000000 word: SLICEA.K0.INIT 1100111101000101 word: SLICEB.K1.INIT 1000000000000000 word: SLICED.K0.INIT 0000111100000000 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEB.B0MUX 1 enum: SLICEB.C0MUX 1 enum: SLICEB.D0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICED.A0MUX 1 enum: SLICED.B0MUX 1 .tile R8C63:PLC2 arc: E3_H06E0103 W3_H06E0103 .tile R8C69:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R8C6:PLC2 arc: H00L0000 V02N0201 arc: H00L0100 V02N0301 arc: H00R0100 V02N0701 arc: S1_V02S0201 H01E0001 arc: S1_V02S0401 H02E0401 arc: S1_V02S0701 H06E0203 arc: V00B0000 W1_H02E0401 arc: V00T0000 V02N0401 arc: V00T0100 V02N0501 arc: W1_H02W0601 S1_V02N0601 arc: W1_H02W0701 V02N0701 arc: A4 F7 arc: A5 Q5 arc: A7 N1_V01N0101 arc: B4 V02N0501 arc: B5 V00B0100 arc: B7 H02W0101 arc: C5 V02N0201 arc: C7 V00T0000 arc: CLK0 G_HPBX0000 arc: D4 V02N0601 arc: D5 V01N0001 arc: D7 V01N0001 arc: E1_H01E0101 Q3 arc: E1_H02E0101 Q3 arc: E1_H02E0201 Q2 arc: E3_H06E0103 Q1 arc: E3_H06E0203 Q7 arc: E3_H06E0303 Q5 arc: F4 F4_SLICE arc: F5 F5_SLICE arc: F7 F7_SLICE arc: H01W0000 F5 arc: H01W0100 Q2 arc: M1 H02W0001 arc: M2 V00B0000 arc: M3 H00R0100 arc: M5 H00L0100 arc: M6 V00T0100 arc: M7 H00L0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q2 arc: N1_V01N0101 Q5 arc: S1_V02S0001 Q2 arc: S3_V06S0103 Q1 arc: S3_V06S0303 Q5 arc: V00B0100 Q7 arc: V01S0000 Q6 arc: V01S0100 Q7 arc: W1_H02W0001 Q2 arc: W1_H02W0101 Q3 arc: W1_H02W0201 Q2 arc: W1_H02W0301 Q1 arc: W1_H02W0401 F4 arc: W1_H02W0501 Q5 word: SLICEC.K0.INIT 1000100000100010 word: SLICEC.K1.INIT 1000001011000011 word: SLICED.K1.INIT 1111001101010001 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.C0MUX 1 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R8C75:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R8C7:PLC2 arc: E1_H02E0501 W1_H02E0401 arc: E1_H02E0601 W3_H06E0303 arc: E3_H06E0303 H01E0101 arc: H00R0000 V02S0601 arc: H00R0100 S1_V02N0701 arc: S1_V02S0401 E1_H01W0000 arc: S1_V02S0601 H06E0303 arc: W1_H02W0001 V01N0001 arc: W3_H06W0203 E1_H01W0000 arc: B0 V02S0301 arc: C0 V02N0601 arc: CE2 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 V02S0001 arc: E1_H02E0301 Q1 arc: E3_H06E0103 Q1 arc: F0 F0_SLICE arc: H00L0000 Q0 arc: M1 H00R0100 arc: M5 H00R0000 arc: MUXCLK0 CLK0 arc: MUXCLK2 CLK0 arc: S1_V02S0001 Q0 arc: S1_V02S0201 Q0 arc: S1_V02S0301 Q1 arc: S3_V06S0003 Q0 arc: V01S0100 Q5 arc: W1_H02W0101 Q1 arc: W1_H02W0201 Q0 arc: W3_H06W0003 Q0 arc: W3_H06W0103 Q1 word: SLICEA.K0.INIT 1100111111000000 enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 .tile R8C81:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R8C87:PLC2 arc: S3_V06S0303 W3_H06E0303 .tile R8C8:PLC2 arc: E1_H02E0201 W1_H02E0201 arc: E1_H02E0401 W3_H06E0203 arc: E3_H06E0003 W3_H06E0303 arc: E3_H06E0203 W3_H06E0203 arc: S1_V02S0101 W1_H02E0101 arc: S1_V02S0301 H06E0003 arc: S1_V02S0501 W3_H06E0303 arc: S1_V02S0701 W3_H06E0203 arc: S3_V06S0103 W3_H06E0103 arc: B0 V02S0101 arc: C0 H02E0601 arc: CLK0 G_HPBX0000 arc: D0 H02W0001 arc: F0 F0_SLICE arc: H01W0000 Q0 arc: MUXCLK0 CLK0 arc: V01S0000 Q0 arc: V01S0100 Q0 arc: W3_H06W0003 Q0 word: SLICEA.K0.INIT 1100111111000000 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 .tile R8C9:PLC2 arc: E3_H06E0203 W3_H06E0103 arc: S1_V02S0101 H06E0103 arc: S1_V02S0201 H02E0201 arc: S1_V02S0301 W1_H02E0301 arc: S1_V02S0501 W1_H02E0501 arc: S1_V02S0601 H06E0303 arc: S3_V06S0003 W3_H06E0003 arc: W1_H02W0001 W3_H06E0003 .tile R9C10:PLC2 arc: S1_V02S0201 W1_H02E0201 arc: S1_V02S0401 W3_H06E0203 arc: W1_H02W0601 V02N0601 arc: W1_H02W0701 W3_H06E0203 .tile R9C11:PLC2 arc: S1_V02S0001 H06E0003 arc: S1_V02S0401 H06E0203 arc: S1_V02S0501 W3_H06E0303 arc: S1_V02S0601 H06E0303 arc: S1_V02S0701 W1_H02E0701 arc: W1_H02W0201 W3_H06E0103 .tile R9C12:PLC2 arc: S1_V02S0101 W3_H06E0103 arc: S1_V02S0201 H06E0103 arc: S1_V02S0401 W3_H06E0203 arc: S1_V02S0601 W3_H06E0303 .tile R9C13:PLC2 arc: E3_H06E0303 W3_H06E0303 arc: S1_V02S0701 W3_H06E0203 .tile R9C15:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R9C19:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R9C21:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R9C25:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R9C27:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R9C2:PLC2 arc: E1_H02E0201 N1_V01S0000 arc: E1_H02E0601 E1_H01W0000 arc: E1_H02E0701 N1_V01S0100 arc: E3_H06E0203 N1_V01S0000 arc: H00L0000 V02S0001 arc: H00L0100 H02W0301 arc: H00R0000 H02W0601 arc: H00R0100 H02W0501 arc: N1_V02N0401 S1_V02N0101 arc: S1_V02S0201 N1_V01S0000 arc: V00B0000 V02S0201 arc: A3 E1_H02W0501 arc: A5 H02W0701 arc: A6 N1_V01N0101 arc: A7 V00T0100 arc: B0 H02E0301 arc: B3 E1_H02W0301 arc: B5 H02W0101 arc: B7 H02W0301 arc: C0 V02N0601 arc: C3 H02W0401 arc: C5 H02E0601 arc: C6 V02S0201 arc: C7 V00B0100 arc: CE1 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 V02S0001 arc: D3 H00R0000 arc: D5 E1_H01W0100 arc: D6 V02S0401 arc: D7 H02W0201 arc: E1_H01E0001 Q1 arc: E1_H01E0101 Q7 arc: E1_H02E0101 Q3 arc: E1_H02E0301 Q3 arc: E1_H02E0401 Q6 arc: E1_H02E0501 Q7 arc: E3_H06E0003 Q3 arc: E3_H06E0103 Q1 arc: E3_H06E0303 Q6 arc: F0 F0_SLICE arc: F2 F5B_SLICE arc: F4 F5C_SLICE arc: F6 F6_SLICE arc: F7 F7_SLICE arc: H01W0000 F7 arc: H01W0100 F4 arc: M1 H00L0100 arc: M2 N1_V01N0001 arc: M3 H01W0100 arc: M4 V00T0000 arc: M5 H02W0001 arc: M6 V00B0000 arc: M7 H00R0100 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 F6 arc: N1_V01N0101 Q6 arc: N1_V02N0001 Q0 arc: N1_V02N0201 Q0 arc: S1_V02S0701 Q5 arc: V00B0100 Q5 arc: V00T0000 F2 arc: V00T0100 Q1 arc: V01S0000 Q0 arc: V01S0100 Q7 word: SLICEA.K0.INIT 1111001111000000 word: SLICED.K0.INIT 1010111100000000 word: SLICEB.K0.INIT 0000000000000000 word: SLICEB.K1.INIT 1000010000100001 word: SLICED.K1.INIT 1101000000001101 word: SLICEC.K0.INIT 0000000000000000 word: SLICEC.K1.INIT 1000000000000000 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 1 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICED.B0MUX 1 enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEB.B0MUX 1 enum: SLICEB.C0MUX 1 enum: SLICEB.D0MUX 1 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.A0MUX 1 enum: SLICEC.B0MUX 1 enum: SLICEC.C0MUX 1 enum: SLICEC.D0MUX 1 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C31:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R9C33:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R9C37:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R9C39:PLC2 arc: E3_H06E0203 W3_H06E0203 .tile R9C3:PLC2 arc: E1_H02E0101 N1_V01S0100 arc: E1_H02E0201 N1_V01S0000 arc: E3_H06E0003 H01E0001 arc: H00L0000 N1_V02S0201 arc: H00R0000 E1_H02W0401 arc: N1_V02N0201 S1_V02N0701 arc: N1_V02N0701 H06W0203 arc: S1_V02S0101 H02E0101 arc: S1_V02S0601 N1_V02S0601 arc: S1_V02S0701 N1_V02S0601 arc: V00T0000 V02N0601 arc: W1_H02W0401 N1_V01S0000 arc: A1 V02S0701 arc: A2 V02N0501 arc: A3 H01E0001 arc: A5 N1_V01N0101 arc: A6 H02E0501 arc: A7 E1_H02W0701 arc: B1 E1_H01W0100 arc: B3 Q3 arc: B5 H02W0101 arc: B6 H02W0101 arc: B7 E1_H02W0301 arc: C1 H02E0401 arc: C2 H02W0601 arc: C3 H00R0100 arc: C5 H02W0401 arc: C6 Q6 arc: C7 V02N0201 arc: CLK0 G_HPBX0000 arc: D1 V00T0100 arc: D2 V02N0001 arc: D3 H01E0101 arc: D5 H00L0100 arc: D6 H00R0100 arc: D7 F2 arc: E1_H01E0001 Q2 arc: E1_H01E0101 F7 arc: E1_H02E0301 Q1 arc: E1_H02E0401 Q4 arc: E1_H02E0601 Q6 arc: E1_H02E0701 Q5 arc: E3_H06E0103 Q1 arc: E3_H06E0203 Q7 arc: F0 F5A_SLICE arc: F2 F2_SLICE arc: F3 F3_SLICE arc: F5 F5_SLICE arc: F6 F6_SLICE arc: F7 F7_SLICE arc: H00L0100 Q1 arc: H00R0100 Q5 arc: H01W0000 Q7 arc: H01W0100 F0 arc: LSR0 W1_H02E0501 arc: LSR1 W1_H02E0301 arc: M0 V00B0000 arc: M1 H00R0000 arc: M2 V00B0100 arc: M3 H02W0201 arc: M4 V00T0000 arc: M5 H00L0000 arc: M6 V00T0100 arc: M7 E1_H01W0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: MUXLSR0 LSR1 arc: MUXLSR1 LSR0 arc: MUXLSR2 LSR1 arc: MUXLSR3 LSR0 arc: N1_V01N0001 Q6 arc: N1_V01N0101 Q6 arc: N1_V02N0601 Q4 arc: V00B0000 F6 arc: V00B0100 Q5 arc: V00T0100 Q1 arc: V01S0000 Q3 arc: V01S0100 Q6 arc: W1_H02W0001 Q2 arc: W1_H02W0101 F3 arc: W1_H02W0201 Q2 arc: W1_H02W0301 Q3 arc: W1_H02W0501 Q5 arc: W1_H02W0601 Q4 arc: W1_H02W0701 F5 word: SLICED.K1.INIT 1101100000100111 word: SLICED.K0.INIT 1100111101000101 word: SLICEB.K0.INIT 0000101001011111 word: SLICEA.K0.INIT 0000000000000000 word: SLICEA.K1.INIT 1010111100100011 word: SLICEB.K1.INIT 1011101100001011 word: SLICEC.K1.INIT 1011000010111011 enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.B0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.A0MUX 1 enum: SLICEA.B0MUX 1 enum: SLICEA.C0MUX 1 enum: SLICEA.D0MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C43:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R9C45:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R9C49:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R9C4:PLC2 arc: E1_H02E0001 S1_V02N0001 arc: E1_H02E0201 W1_H02E0201 arc: E1_H02E0401 N1_V01S0000 arc: E1_H02E0501 S1_V02N0501 arc: E1_H02E0601 S1_V02N0601 arc: E1_H02E0701 V02N0701 arc: E3_H06E0003 H01E0001 arc: E3_H06E0103 N1_V01S0100 arc: E3_H06E0203 N1_V01S0000 arc: E3_H06E0303 W1_H02E0501 arc: H00L0000 W1_H02E0201 arc: H00R0000 H02E0401 arc: H00R0100 H02W0501 arc: N1_V02N0101 H01E0101 arc: N1_V02N0301 W1_H02E0301 arc: N1_V02N0501 E1_H01W0100 arc: N1_V02N0601 H06E0303 arc: N1_V02N0701 E1_H01W0100 arc: S1_V02S0101 W1_H02E0101 arc: S1_V02S0301 N1_V01S0100 arc: S1_V02S0601 H02E0601 arc: S1_V02S0701 N1_V01S0100 arc: V00B0100 V02N0301 arc: V00T0000 W1_H02E0201 arc: V00T0100 H02E0301 arc: W1_H02W0101 N1_V01S0100 arc: W1_H02W0201 H01E0001 arc: A1 W1_H02E0701 arc: A2 F7 arc: A3 F7 arc: A5 Q5 arc: A6 F5 arc: A7 W1_H02E0701 arc: B1 Q1 arc: B2 W1_H02E0301 arc: B3 W1_H02E0301 arc: B4 W1_H02E0101 arc: B5 V02N0701 arc: B6 H02W0101 arc: B7 V01S0000 arc: C1 F4 arc: C2 E1_H01W0000 arc: C3 E1_H01W0000 arc: C4 E1_H02W0601 arc: C5 V02N0201 arc: C6 N1_V02S0001 arc: C7 W1_H02E0601 arc: CE0 H02E0101 arc: CE2 E1_H02W0101 arc: CLK0 G_HPBX0000 arc: D1 V00B0100 arc: D2 V02N0001 arc: D3 V02N0001 arc: D4 E1_H02W0001 arc: D6 V02N0401 arc: D7 V02N0601 arc: E1_H01E0101 Q6 arc: E1_H02E0101 Q3 arc: E1_H02E0301 F1 arc: F1 F1_SLICE arc: F2 F5B_SLICE arc: F4 F4_SLICE arc: F5 F5_SLICE arc: F6 F6_SLICE arc: F7 F7_SLICE arc: H01W0000 F2 arc: H01W0100 Q6 arc: M0 V00T0000 arc: M1 H00R0100 arc: M2 V00B0000 arc: M3 H00R0000 arc: M4 E1_H02W0401 arc: M5 H00L0000 arc: M6 V00T0100 arc: M7 H02E0201 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0101 Q3 arc: S1_V02S0401 Q6 arc: S1_V02S0501 Q7 arc: V00B0000 F6 arc: V01S0000 Q0 arc: V01S0100 Q6 arc: W1_H02W0301 Q3 arc: W1_H02W0401 Q6 arc: W1_H02W0501 Q7 arc: W1_H02W0601 Q4 word: SLICEB.K0.INIT 0101100101101010 word: SLICEB.K1.INIT 1010011010010101 word: SLICEC.K0.INIT 1111000011000011 word: SLICEC.K1.INIT 0100011101000111 word: SLICEA.K1.INIT 0010110101111000 word: SLICED.K0.INIT 1010011010010101 word: SLICED.K1.INIT 0010110101111000 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICEC.A0MUX 1 enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.D1MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_0 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ .tile R9C51:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R9C55:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R9C57:PLC2 arc: E3_H06E0303 W3_H06E0303 .tile R9C5:PLC2 arc: E1_H02E0101 V02S0101 arc: E1_H02E0201 W1_H02E0201 arc: E1_H02E0301 N1_V01S0100 arc: E1_H02E0401 W1_H02E0401 arc: E1_H02E0701 V02N0701 arc: E3_H06E0103 H01E0101 arc: E3_H06E0303 H01E0101 arc: H00L0000 V02S0201 arc: H00L0100 V02S0301 arc: H00R0000 S1_V02N0601 arc: H00R0100 V02S0701 arc: N1_V02N0001 E1_H01W0000 arc: N1_V02N0301 E1_H01W0100 arc: N1_V02N0401 E1_H02W0401 arc: N1_V02N0601 E1_H01W0000 arc: S1_V02S0101 N1_V01S0100 arc: S1_V02S0201 H06E0103 arc: S1_V02S0401 H06E0203 arc: S1_V02S0701 W1_H02E0701 arc: V00B0100 V02N0301 arc: V00T0100 E1_H02W0101 arc: W1_H02W0101 N1_V01S0100 arc: W1_H02W0401 E1_H02W0401 arc: W1_H02W0501 V02S0501 arc: W1_H02W0701 N1_V01S0100 arc: A0 F5 arc: A1 F5 arc: A5 S1_V02N0301 arc: B0 V02S0101 arc: B1 V02S0101 arc: B5 N1_V01S0000 arc: C0 N1_V01N0001 arc: C1 N1_V01N0001 arc: CE0 V02S0201 arc: CE1 H00R0000 arc: CE2 H00R0100 arc: CE3 H00L0000 arc: CLK0 G_HPBX0000 arc: D0 V02N0201 arc: D1 V02N0001 arc: D5 V02N0601 arc: E1_H01E0101 Q2 arc: E1_H02E0001 F0 arc: F0 F5A_SLICE arc: F5 F5_SLICE arc: H01W0000 Q7 arc: H01W0100 Q6 arc: M0 V00T0100 arc: M1 H02E0001 arc: M2 H02E0601 arc: M3 H00L0100 arc: M4 V00B0100 arc: M6 H02W0401 arc: M7 H02E0201 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q4 arc: V01S0100 Q1 arc: W1_H02W0301 Q3 word: SLICEA.K0.INIT 0101100101101010 word: SLICEA.K1.INIT 1010011010010101 word: SLICEC.K1.INIT 0100010001110111 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.C1MUX 1 enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG0.SD 0 enum: SLICEB.REG0.REGSET RESET enum: SLICEB.REG0.LSRMODE LSR enum: SLICEB.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C61:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R9C63:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R9C67:PLC2 arc: E3_H06E0003 W3_H06E0303 .tile R9C69:PLC2 arc: E3_H06E0103 W3_H06E0003 .tile R9C6:PLC2 arc: E1_H02E0201 S1_V02N0201 arc: E1_H02E0301 N1_V01S0100 arc: E1_H02E0601 W1_H02E0301 arc: E3_H06E0003 N1_V01S0000 arc: E3_H06E0103 W1_H02E0101 arc: E3_H06E0203 N1_V01S0000 arc: N1_V02N0201 H02W0201 arc: N1_V02N0401 H02W0401 arc: N1_V02N0501 E1_H01W0100 arc: N1_V02N0601 N1_V01S0000 arc: S1_V02S0001 N1_V01S0000 arc: S1_V02S0101 N1_V01S0100 arc: S1_V02S0201 H06E0103 arc: S1_V02S0301 E1_H02W0301 arc: S1_V02S0401 W1_H02E0401 arc: S1_V02S0501 E1_H02W0501 arc: V00B0100 E1_H02W0701 arc: W1_H02W0001 V01N0001 arc: W1_H02W0101 E1_H02W0101 arc: W1_H02W0401 N1_V02S0401 arc: W1_H02W0601 E1_H01W0000 arc: A0 W1_H02E0701 arc: A1 E1_H02W0701 arc: A4 H02E0701 arc: B0 F3 arc: B1 V02N0301 arc: B2 H02E0101 arc: B3 H02E0301 arc: B4 E1_H02W0301 arc: C0 E1_H02W0601 arc: C1 E1_H02W0401 arc: C2 H00R0100 arc: C3 V02N0401 arc: C4 V02N0001 arc: CLK0 G_HPBX0000 arc: D0 V00B0100 arc: D1 V00T0100 arc: D2 V02N0201 arc: D3 H01E0101 arc: D4 F2 arc: E1_H01E0001 Q3 arc: E1_H01E0101 Q3 arc: E1_H02E0101 Q1 arc: E1_H02E0401 Q6 arc: E1_H02E0501 Q5 arc: E3_H06E0303 Q6 arc: F0 F5A_SLICE arc: F2 F2_SLICE arc: F3 F3_SLICE arc: F4 F4_SLICE arc: H00L0000 F0 arc: H00R0100 Q7 arc: H01W0000 Q6 arc: H01W0100 Q6 arc: LSR0 W1_H02E0501 arc: LSR1 W1_H02E0501 arc: M0 V00B0000 arc: M1 H02E0001 arc: M3 H02W0201 arc: M4 E1_H01E0101 arc: M5 E1_H02W0001 arc: M6 N1_V01N0101 arc: M7 H00L0000 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: MUXLSR0 LSR0 arc: MUXLSR1 LSR0 arc: MUXLSR2 LSR1 arc: MUXLSR3 LSR1 arc: N1_V01N0001 Q3 arc: N1_V01N0101 Q4 arc: N1_V02N0301 Q3 arc: N1_V02N0701 Q5 arc: S3_V06S0103 Q1 arc: S3_V06S0203 Q7 arc: V00B0000 F4 arc: V00T0100 F3 arc: V01S0000 Q4 arc: V01S0100 Q5 arc: W3_H06W0203 Q4 word: SLICEA.K1.INIT 0100011110111000 word: SLICEB.K1.INIT 0000001111001111 word: SLICEA.K0.INIT 1100100101100011 word: SLICEB.K0.INIT 0000111100111100 word: SLICEC.K0.INIT 0100011110111000 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_1 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEB.A1MUX 1 enum: SLICEA.MODE LOGIC enum: SLICEA.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.A0MUX 1 enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_0 _NONE_ enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEA.GSR DISABLED enum: SLICEA.REG1.SD 0 enum: SLICEA.REG1.REGSET RESET enum: SLICEA.REG1.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C73:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R9C75:PLC2 arc: E3_H06E0203 W3_H06E0103 .tile R9C79:PLC2 arc: E3_H06E0003 W3_H06E0003 .tile R9C7:PLC2 arc: E1_H02E0401 V02S0401 arc: E3_H06E0203 H01E0001 arc: H00R0100 H02E0501 arc: N1_V02N0601 W3_H06E0303 arc: S1_V02S0001 H06E0003 arc: S1_V02S0101 H06E0103 arc: S1_V02S0201 W1_H02E0201 arc: S1_V02S0301 E1_H02W0301 arc: S1_V02S0401 W1_H02E0401 arc: S1_V02S0601 H06E0303 arc: S1_V02S0701 E1_H01W0100 arc: V00T0000 S1_V02N0601 arc: V00T0100 H02E0101 arc: A3 F5 arc: B3 H02W0301 arc: B5 V02N0501 arc: C3 N1_V01S0100 arc: C5 V00T0100 arc: CLK0 G_HPBX0000 arc: D3 V02N0001 arc: D5 V02N0601 arc: E1_H01E0001 Q3 arc: E1_H02E0701 Q7 arc: E3_H06E0303 Q6 arc: F3 F3_SLICE arc: F5 F5_SLICE arc: H01W0000 Q6 arc: H01W0100 Q3 arc: LSR0 V00T0000 arc: LSR1 V00T0000 arc: M0 V00B0100 arc: M3 H02E0201 arc: M4 H02E0401 arc: M6 E1_H02W0401 arc: M7 H00R0100 arc: MUXCLK0 CLK0 arc: MUXCLK1 CLK0 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: MUXLSR0 LSR0 arc: MUXLSR1 LSR1 arc: MUXLSR2 LSR0 arc: MUXLSR3 LSR1 arc: N1_V01N0001 Q7 arc: V00B0100 Q7 arc: V01S0000 Q0 arc: V01S0100 Q4 arc: W1_H02W0101 F3 arc: W1_H02W0201 Q0 arc: W1_H02W0401 Q4 word: SLICEC.K1.INIT 1111000011000011 word: SLICEB.K1.INIT 0101100101101010 enum: SLICEC.MODE LOGIC enum: SLICEC.CCU2.INJECT1_1 _NONE_ enum: SLICEC.A1MUX 1 enum: SLICEA.GSR DISABLED enum: SLICEA.REG0.SD 0 enum: SLICEA.REG0.REGSET RESET enum: SLICEA.REG0.LSRMODE LSR enum: SLICEA.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG1.SD 0 enum: SLICED.REG1.REGSET RESET enum: SLICED.REG1.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.GSR DISABLED enum: SLICEB.REG1.SD 0 enum: SLICEB.REG1.REGSET RESET enum: SLICEB.REG1.LSRMODE LSR enum: SLICEB.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX 1 enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C81:PLC2 arc: E3_H06E0303 W3_H06E0203 .tile R9C85:PLC2 arc: E1_H01E0001 W3_H06E0003 .tile R9C86:PLC2 arc: E3_H06E0203 H01E0001 .tile R9C87:PLC2 arc: S3_V06S0303 W3_H06E0303 .tile R9C8:PLC2 arc: E1_H02E0201 N1_V01S0000 arc: E1_H02E0601 W3_H06E0303 arc: E3_H06E0003 H01E0001 arc: E3_H06E0203 W3_H06E0203 arc: E3_H06E0303 W3_H06E0303 arc: H00R0000 H02E0401 arc: H00R0100 S1_V02N0701 arc: H01W0100 W3_H06E0303 arc: S1_V02S0101 W3_H06E0103 arc: S1_V02S0301 W1_H02E0301 arc: S1_V02S0401 W3_H06E0203 arc: S1_V02S0701 E1_H02W0701 arc: V00T0100 V02S0501 arc: W1_H02W0001 H01E0001 arc: W1_H02W0101 N1_V01S0100 arc: W1_H02W0301 W3_H06E0003 arc: W1_H02W0401 V02N0401 arc: W1_H02W0501 W3_H06E0303 arc: W1_H02W0601 V02N0601 arc: A2 V02N0501 arc: A3 F7 arc: B2 V02S0301 arc: B3 V02S0301 arc: B7 V00B0000 arc: C2 E1_H02W0601 arc: C3 N1_V01N0001 arc: C7 V02N0001 arc: CE2 H00R0000 arc: CE3 S1_V02N0601 arc: CLK0 G_HPBX0000 arc: D2 V00B0100 arc: D3 V02N0201 arc: D7 V01N0001 arc: E1_H01E0001 F2 arc: F2 F5B_SLICE arc: F7 F7_SLICE arc: M2 W1_H02E0601 arc: M4 V00T0100 arc: M5 H00R0100 arc: M6 V00T0100 arc: MUXCLK2 CLK0 arc: MUXCLK3 CLK0 arc: N1_V01N0001 Q6 arc: V00B0000 Q4 arc: V00B0100 F7 arc: V01S0100 Q6 arc: W1_H02W0701 Q5 word: SLICEB.K0.INIT 0100011110111000 word: SLICEB.K1.INIT 1010011010010101 word: SLICED.K1.INIT 0011000000111111 enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_0 _NONE_ enum: SLICEB.MODE LOGIC enum: SLICEB.CCU2.INJECT1_1 _NONE_ enum: SLICEC.GSR DISABLED enum: SLICEC.REG1.SD 0 enum: SLICEC.REG1.REGSET RESET enum: SLICEC.REG1.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.GSR DISABLED enum: SLICED.REG0.SD 0 enum: SLICED.REG0.REGSET RESET enum: SLICED.REG0.LSRMODE LSR enum: SLICED.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK enum: SLICED.MODE LOGIC enum: SLICED.CCU2.INJECT1_1 _NONE_ enum: SLICED.A1MUX 1 enum: SLICEC.GSR DISABLED enum: SLICEC.REG0.SD 0 enum: SLICEC.REG0.REGSET RESET enum: SLICEC.REG0.LSRMODE LSR enum: SLICEC.CEMUX CE enum: LSR0.SRMODE LSR_OVER_CE enum: LSR0.LSRMUX LSR enum: LSR1.SRMODE LSR_OVER_CE enum: LSR1.LSRMUX LSR enum: CLK0.CLKMUX CLK .tile R9C9:PLC2 arc: E1_H02E0701 W1_H02E0701 arc: E3_H06E0103 W3_H06E0003 arc: E3_H06E0303 W3_H06E0203 arc: S1_V02S0001 H06E0003 arc: S1_V02S0201 E1_H02W0201 arc: S1_V02S0601 H02E0601 arc: S1_V02S0701 H06E0203 arc: W1_H02W0301 W3_H06E0003 arc: W1_H02W0401 H01E0001 .tile TAP_R10C13:TAP_DRIVE_CIB arc: L_HPBX0000 G_VPTX0000 .tile TAP_R11C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .tile TAP_R12C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .tile TAP_R13C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .tile TAP_R7C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .tile TAP_R8C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .tile TAP_R9C13:TAP_DRIVE arc: L_HPBX0000 G_VPTX0000 .bram_init 3 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 .bram_init 4 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 .bram_init 5 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 .bram_init 6 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 000 .tile_group MIB_R10C8:MIB_EBR4 MIB_R10C9:MIB_EBR5 MIB_R10C10:MIB_EBR6 word: EBR2.WID 101000000 word: EBR2.CSDECODE_A 111 word: EBR2.CSDECODE_B 111 enum: EBR2.MODE PDPW16KD enum: EBR2.PDPW16KD.DATA_WIDTH_R 36 enum: EBR2.REGMODE_A NOREG enum: EBR2.REGMODE_B NOREG enum: EBR2.RESETMODE ASYNC enum: EBR2.ASYNC_RESET_RELEASE ASYNC enum: EBR2.GSR DISABLED enum: EBR2.CLKAMUX CLKA enum: EBR2.CLKBMUX CLKB enum: EBR2.RSTAMUX INV enum: EBR2.RSTBMUX INV enum: EBR2.CEAMUX CEA enum: EBR2.CEBMUX CEB enum: EBR2.OCEAMUX INV enum: EBR2.OCEBMUX OCEB .tile_group MIB_R10C6:MIB_EBR2 MIB_R10C7:MIB_EBR3 MIB_R10C8:MIB_EBR4 word: EBR1.WID 110000000 word: EBR1.CSDECODE_A 111 word: EBR1.CSDECODE_B 111 enum: EBR1.MODE PDPW16KD enum: EBR1.PDPW16KD.DATA_WIDTH_R 36 enum: EBR1.REGMODE_A NOREG enum: EBR1.REGMODE_B NOREG enum: EBR1.RESETMODE ASYNC enum: EBR1.ASYNC_RESET_RELEASE ASYNC enum: EBR1.GSR DISABLED enum: EBR1.CLKAMUX CLKA enum: EBR1.CLKBMUX CLKB enum: EBR1.RSTAMUX INV enum: EBR1.RSTBMUX INV enum: EBR1.CEAMUX CEA enum: EBR1.CEBMUX CEB enum: EBR1.OCEAMUX INV enum: EBR1.OCEBMUX OCEB .tile_group MIB_R10C10:MIB_EBR6 MIB_R10C11:MIB_EBR7 MIB_R10C12:EBR_SPINE_UL1 word: EBR3.WID 001000000 word: EBR3.CSDECODE_A 111 word: EBR3.CSDECODE_B 111 enum: EBR3.MODE PDPW16KD enum: EBR3.PDPW16KD.DATA_WIDTH_R 36 enum: EBR3.REGMODE_A NOREG enum: EBR3.REGMODE_B NOREG enum: EBR3.RESETMODE ASYNC enum: EBR3.ASYNC_RESET_RELEASE ASYNC enum: EBR3.GSR DISABLED enum: EBR3.CLKAMUX CLKA enum: EBR3.CLKBMUX CLKB enum: EBR3.RSTAMUX INV enum: EBR3.RSTBMUX INV enum: EBR3.CEAMUX CEA enum: EBR3.CEBMUX CEB enum: EBR3.OCEAMUX INV enum: EBR3.OCEBMUX OCEB .tile_group MIB_R10C4:MIB_EBR0 MIB_R10C5:MIB_EBR1 word: EBR0.WID 011000000 word: EBR0.CSDECODE_A 111 word: EBR0.CSDECODE_B 111 enum: EBR0.MODE PDPW16KD enum: EBR0.PDPW16KD.DATA_WIDTH_R 36 enum: EBR0.REGMODE_A NOREG enum: EBR0.REGMODE_B NOREG enum: EBR0.RESETMODE ASYNC enum: EBR0.ASYNC_RESET_RELEASE ASYNC enum: EBR0.GSR DISABLED enum: EBR0.CLKAMUX CLKA enum: EBR0.CLKBMUX CLKB enum: EBR0.RSTAMUX INV enum: EBR0.RSTBMUX INV enum: EBR0.CEAMUX CEA enum: EBR0.CEBMUX CEB enum: EBR0.OCEAMUX INV enum: EBR0.OCEBMUX OCEB